四路抢答器的plc控制线路的设计Word格式文档下载.docx
- 文档编号:19759892
- 上传时间:2023-01-09
- 格式:DOCX
- 页数:16
- 大小:272.27KB
四路抢答器的plc控制线路的设计Word格式文档下载.docx
《四路抢答器的plc控制线路的设计Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《四路抢答器的plc控制线路的设计Word格式文档下载.docx(16页珍藏版)》请在冰豆网上搜索。
(6)当主持人打开SW2开关之后计时开始,如果竞赛者在回答问题时超出设定时限,则红色指示灯亮并伴有声音提示,竞赛者停止回答问题。
2.2扩展功能介绍
(1)抢答器具有定时抢答的功能,抢答的时间由主持人设定。
当节目主持人启动“开始”键后,要求定时器立即减计时,并用显示器显示。
(2)参加选手在未开始抢答时按下抢答键,则犯规,发出报警声。
(3)参加选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止。
(4)如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,封锁输入电路,禁止选手超时后抢答,发出短暂的报警声,时间显示器上显示为0。
第三章总体方案设计模块
图3-1为总体方框图。
其工作原理为:
接通电源后,主持人将开关拨到“清零”状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;
主持人将开关置“开始”状态,宣布“开始”,抢答器工作。
定时器倒计时,选手在定时时间内抢答时,抢答器完成优先判断、编号锁存、编号显示。
当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
抢答按钮
优先编码电路
锁存器
译码电路
显示电路
主持人控制开关
控制电路
秒脉冲产生电路
定时电路
译码电路
显示电路
图3-1控制流程图
第四章PLC抢答器编程
4.1选定输入、输出设备
输入设备 输入端子号
抢答按钮 PB11 0000
抢答按钮 PB120001
抢答按钮 PB210002
抢答按钮 PB220003
抢答按钮 PB310004
抢答按钮 PB320005
抢答按钮 PB410006
抢答按钮 PB420007
复位按钮 PB50008
抢答开始 SW10009
限时开关 SW20010
输出设备 输出端子号
绿色指示灯L1
0500
绿色指示灯L2
0501
绿色指示灯L3
0502
绿色指示灯L4
0503
红色指示灯L5
0504
红色指示灯L6
0505
抢答成功输出
0506
抢答限时结束声音
0507
回答限时结束声音
0508
4.2控制梯形图
系统控制梯形图如图4-1所示。
图4-1控制梯形图
4.3工作过程
(1)由于0500使用他的自身触点(常开触点),在0000或0001闭合后仍保持在ON状态(自锁)。
同时,将其常闭触点串入其他各回路中,在0500接通后,他的常闭触点打开,切断其他抢答回路(互锁);
(2)0501,0502和0503以同样方式动作,自锁继电器在复位按钮PB5再次动作时将清零;
(3)机会选择开关SW1使0009闭合后,10s定时器TIM00启动;
(4)如果0500,0501,0502和0503在10s定时器TM00动作之前任何一个闭合,则0506变为ON以示抢答成功,同时切断10s计时显示输出回路,否则输出声音提示,以示竞赛者放弃该题;
(5)常开触点0009断开后,自锁继电器和定时器TIM00将清零;
(6)抢答成功后,主持人闭合限时开关SW2使0010闭合后,1min定时器TIM01启动,时间到0505和0508闭合,红灯亮并有声音提示停止回答;
(7)常开触点0010断开后,定时器TIM01清零,为下一轮抢答做好准备。
4.4外部接线图
如图4-2:
图4-2外部接线图
4.5程序指令表
如下表:
表4-1程序指令表
第五章单元模块设计
5.1抢答器电路模块
该电路主要完成两个功能:
(1)分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号(显示电路采用七段数字数码显示管);
(2)禁止其他选手按键,其按键操作无效。
电路选用优先编码器74LS148和锁存器74LS279来完成。
1.优先编码器74LS148
74LS148为8线-3线优先编码器,表5-1为其真值表,图5-1为其管脚图。
图5-1管脚图
表5-174LS1488线—3线二进制编码器真值表
74LS148工作原理如下:
该编码器有8个信号输入端,3个二进制码输出端。
此外,电路还设置了输入使能端ST,输出使能端EO和优先编码工作状态标志GS。
当ST=0时,编码器工作;
而当ST=1时,则不论8个输入端为何种状态,3个输出端均为高电平,且优先标志端和输出使能端均为高电平,编码器处于非工作状态。
这种情况被称为输入低电平有效,输出也为低电来有效的情况。
当ST=0,且至少有一个输入端有编码请求信号(逻辑0)时,优先编码工作状态标志GS为0。
表明编码器处于工作状态,否则为1。
由表5-1可知,在8个输入端均无低电平输入信号和只有输入0端(优先级别最低位)有低电平输入时,Y2Y1Y0均为111,出现了输入条件不同而输出代码相同的情况,这可由GS的状态加以区别,当GS=1时,表示8个输入端均无低电平输入,此时Y2Y1Y0=111为非编码输出;
GS=0时,Y2Y1Y0=111表示响应输入0端为低电平时的输出代码(编码输出)。
Ys只有在ST为0,且所有输入端都为1时,输出为0,它可与另一片同样器件的ST连接,以便组成更多输入端的优先编码器。
从表5-1不难看出,输入优先级别的次序为7,6,……,0。
输入有效信号为低电平,当某一输入端有低电平输入,且比它优先级别高的输入端无低电平输入时,输出端才输出相对应的输入端的代码。
例如5为0,且优先级别比它高的输入6和输入7均为1时,输出代码为010,这就是优先编码器的工作原理。
2.锁存器74LS279
在74LS279中,由于4回路中2回路置位端子为两个,所以使用其一时,整理两个置位输入作为1个使用,或将另一个输入固定为“H”使用。
另外,作为稍微变化74LS279的使用方法,也可将3组作为RS锁存器使用,剩余的RS锁存器作为2输入NAND门电路使用,复位输入例如1管脚固定为”L”时其输入为”H”,所以可构成将2管脚和3管脚作为输入,输出为4管脚,此变换如图5-2所示。
图5-2锁存器74LS279
抢答器参考电路如图5-3所示,其工作过程:
开关S置于"
清除"
端时,RS触发器的端均为0,4个触发器输出置0,使74LS148的=0,使之处于工作状态。
当开关S置于"
开始"
时,抢答器处于等待工作状态,当有选手将键按下时(如按下S3),74LS148的输出经RS锁存后,1Q=1,74LS48处于工作状态,4Q3Q2Q=100,经译码显示为"
4"
。
此外,1Q=1,使74LS148=1,处于禁止状态,封锁其他按键的输入。
当按键松开即按下时,74LS148的此时由于仍为1Q=1,74LS148=1,所以74LS148仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。
如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。
图5-3抢答器参考电路图
5.2定时电路模块
该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管即相关电路组成。
一块74LS192实现减法计数,通过译码电路74LS48显示到数码管上,其时钟信号由时钟产生电路提供。
74LS192的预置数控制端实现预置数,由节目主持人根据情况设定时间。
共阴极七段数码显示管上,当有人抢答时,停止计数并显示此时的倒计时时间;
如果没有人抢答,且倒计时时间到时,输出低电平到时序控制电路,控制74LS48,使0闪烁,同时以后选手抢答无效。
1.计数器74LS192图
74LS192具有下述功能:
(1)异步清零:
CR=1,Q3Q2Q1Q0=0000;
(2)异步置数:
CR=0,LD=0,Q3Q2Q1Q0=D3D2D1D0;
(3)保持:
CR=0,LD=1,CPU=CPD=1,Q3Q2Q1Q0保持原态;
(4)加计数:
CR=0,LD=1,CPU=CP,CPD=1,Q3Q2Q1Q0按加法规律计数;
(5)减计数:
CR=0,LD=1,CPU=1,CPD=CP,Q3Q2Q1Q0按减法规律计数;
74LS192是双时钟方式的十进制可逆计数器。
CPU为加计数时钟输入端,CPD为减计数时钟输入端。
LD为预置输入控制端,异步预置。
CR为复位输入端,高电平有效,异步清除。
CO为进位输出:
1001状态后负脉冲输出。
BO为借位输出:
0000状态后负脉冲输出。
图5-4计数器74LS192图
2.译码器74LS48
74LS48芯片是一种常用的七段数码管译码器驱动器,常用在各种数字电路和单片机系统的显示系统中。
74LS48引脚排列示意图5-5:
图5-574LS48引脚排列示意图
3.555定时器
555定时器的内部电路框图如图5-6所示:
图5-6555定时器的内部电路框图
555定时器外引脚排图如图5-7所示:
图5-7定时器外引脚排图
555定时器的内部包括两个电压比较器,三个等值串联电阻,一个RS触发器,一个放电管T及功率输出级。
它提供两个基准电压VCC/3和2VCC/3。
555定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制RS触发器和放电管的状态。
在电源与地之间加上电压,当5脚悬空时,则电压比较器C1的反相输入端的电压为2VCC/3,C2的同相输入端的电压为VCC/3。
若触发输入端TR的电压小于VCC/3,则比较器C2的输出为1,可使RS触发器置1,使输出端OUT=1。
如果阈值输入端TH的电压大于2VCC/3,同时TR端的电压大于VCC/3,则C1的输出为1,C2的输出为0,可将RS触发器置0,使输出为0电平。
4.定时电路
设定一次抢答的时间,通过定时电路对计数器进行时间预置,定时电路选用十进制同步加减计数器74LS192进行设计,电路如图5-8所示:
图5-8定时电路图
5.3控制电路
控制电路包括时序控制和报警两个电路。
1.时序控制电路
时序控制电路需具有以下几个功能:
(1)主持人闭合开关,多路抢答器电路和计时电路进入正常状态;
(2)参赛者按键时,抢答电路和计时电路停止工作;
(3)抢答时间到,无人抢答,扬声器发声,同时抢答电路和计时电路停止工作。
根据上面的功能要求,设计的时序控制电路如图5-9所示。
图中,门G1的作用是控制时钟信号CP的放行与禁止,门G2的作用是控制74LS148的输人使能端。
图11的工作原理是:
主持人控制开关从"
位置拨到"
位置时,来自于图4.1.3中的74LS279的输出1Q=0,经G3反相,A=1,则时钟信号CP能够加到74LS192的CPD时钟输入端,定时电路进行递减计时。
同时,在定时时间未到时,则"
定时到信号"
为1,门G2的输出=0,使74LS148处于正常工作状态,从而实现功能1的要求。
当选手在定时时间内按动抢答键时,1Q=1,经G3反相,A=0,封锁CP信号,定时器处于保持状态。
工作状态;
同时,门G2的输出=1,74LS148处于禁止工作状态,从而实现功能2的要求。
当定时时间到时,则"
为0,使74LS148处于禁止工作状态,禁止选手进行抢答。
同时,门G1处于关门状态,封锁CP信号,使定时电路保持00状态不变,从而实现功能3的要求。
图5-9时序控制电路图
2.报警电路
由555定时器和三极管构成的报警电路如图5-10所示。
其中555和R1、R2、C1等组成可控多谐振荡器,其输出信号由3脚输出经三极管推动扬声器。
图5-10报警电路图
第六章组装和调试
在试验箱上按各个单元电路分别组装抢答器、定时译码显示电路、控制电路和报警电路。
然后按照以下步骤进行调试:
(1)组装调试抢答器电路,并使之能正常工作;
(2)组装调试定时电路。
输入1Hz的时钟信号,观察电路能否进行倒计时,注意倒计时到零,电路能否输出低电平有效的信号;
(3)组装调试报警电路和控制电路,并使之能正常工作;
(4)整机联调,注意各单元电路之间的时序配合关系。
然后检查电路各部分的功能,使其满足设计要求。
参考文献
[1]张世生等.可编程控制器应用技术.西安电子科技大学出版社,2009.5.
[2]张万忠等.电器与PLC控制技术.化学工业出版社,2002.
[3]高钦和.可编程控制器应用技术与设计.人民邮电出版社,2001.3.
[4]路林吉.PLC应用开发技术与工程实践.人民邮电出版社,1999.5.
[5]王永华.现代电气控制及PLC应用技术.北京:
北京航空航天出版社,2003.
[6]陈立定,吴玉香.电气控制与可编程控制器.华南理工大学了版社,2001.2.
[7]路林吉,王坚,江龙康.可编程控制器原理及应用.清华大学出版社,2002.
[8]齐从谦,王士兰.PLC技术及应用.机械工业出版社,2000.8.
[9]陈宇.可编程控制器基础及编程技巧.华南理工大学出版社,2000.1.
致谢
经过几周的忙碌和工作,本次设计终于完成了,感谢老师的辛勤栽培,指导我们学习了PLC的基础知识,恩亲难忘,心中永久铭记。
感谢我们组员的帮助和配合,这次设计才得以顺利完成。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 四路 抢答 plc 控制 线路 设计
![提示](https://static.bdocx.com/images/bang_tan.gif)