8位串入并出的转换器Word文件下载.docx
- 文档编号:19749618
- 上传时间:2023-01-09
- 格式:DOCX
- 页数:13
- 大小:1.04MB
8位串入并出的转换器Word文件下载.docx
《8位串入并出的转换器Word文件下载.docx》由会员分享,可在线阅读,更多相关《8位串入并出的转换器Word文件下载.docx(13页珍藏版)》请在冰豆网上搜索。
用74194、74273、D触发器等器件组成8位串入并出的转换电路,要求在转换过程中数据不变,只有当8位一组数据全部转换结束后,输出才变化一次。
三、设计思路
1.、利用2片74194对输入信号进行移位将其输出至各个2片74194输出端,再将各个输出端接74273将信号输出,以实现串入并出的功能。
2、通过控制74273的时钟来实现串入并出的位数,题目中为8位,可用74194的输出进行控制。
3、通过调整各芯片和D触发器的时钟触发沿以完成当8位一组数据全部转换结束后,才进行输出。
四、实验步骤:
本实验基于MAX+plusⅡ原理图设计实现一个8位串入并出的转换电路,主要分3步实现:
设计输入、设计编译、设计仿真。
首先在windows操作系统启动“QuartusII”,进入下图所示的集成开发环境。
1、设计输入
新建工程:
为工程添加原理图:
调用D触发器:
调用芯片74194:
调用芯片74273
调用非门:
调用INPUT和OUTPUT将各元器件连接起来,原理图设计完成。
2、设计编译:
文件建立完毕,点击右上角的紫红色按钮StartCompilation进行编译
3、设计仿真:
进行软件仿真Example.vwf:
左侧右键->
InsertNodeorBus(或直接双击),在对话框中选择NodeFinder,导入输入输出端
创建波形文件:
加入节点:
选择端口:
选择完成:
进行仿真:
五、原理图分析
(*时钟信号每周期为上升沿开始)
1、输入信号经过一个时钟信号下降沿触发的D触发器,将信号输入第一片74194的SRSI。
2、将第一片74194的Q4接第二片74194的SRSI,A端接vcc,将两片74194的SLSI,S0接vcc,其余A,B,C,D端接地,将第二片74194的Q4输出端过下降沿触发的D触发器,接入到两片74194的S1。
在输入第一个高电平“1”信号后,在时钟信号上升沿触发后,两片74194进行置数,将第一片74194的QA置为1,其他置为0。
在之后1个时钟周期,时钟信号上升沿触发条件下,S1=0,S2=1;
芯片作右移。
第一块芯片的SRSI将移位至QA,QA移位至QB,QB移位至QC……最终将第二片74194的QC移至QD输出给S1。
S1依旧为0继续右移。
在8个时钟周期后,输入信号8个周期的输入依次赋给第二片74194的QD,QC,QB,QA和第一片74194的QD,QC,QB,QA。
此时,经过8次时钟信号上升沿触发条件,第二片74194的输出为置数后的第一片74194的QA的值,为1并输入给2片74194的S1,在上升沿时钟信号触发下对2片74194进行重新置数,以实现8个时钟周期的循环。
3、在第8个时钟周期的下降沿,第二片74194的QD通过D触发器为使第一片74273的时钟端由0变为1,为第一片74273的时钟端提供了一个上升沿,第一片74273实现Q1=D1,Q2=D2……Q8=D8。
在第8个时钟周期的上升沿,为第二片74273的触发沿,将信号并行输出。
六、仿真结果分析:
图六—1
图六—2
图六—3
仿真结果中时输入信号第一个1在时钟信号周期内为开关功能,之后便开始实现8位串入并出的电路转换。
在以上三张图中,时钟信号周期为10ns,输入信号的第一个1为提示信号,相当于开关功能。
之后连续八个周期为输入信号,输入第八个信号后开始实现8位串入并出的电路转换。
图1中输入信号第一个1完成开关功能后,输入的八个信号为10011001,o8—o1分别输出10011001,实现电路的串入并出转换。
图2中输入信号刚开始的0信号为无用信号,直到第一个1完成开关提示后,输入的八个信号为10110110,o8—o1分别输出10110110,完成串入并出的转换。
图3中输入信号刚开始的1完成提示功能后,输入信号的八个信号为00010101,o8—o1分别输出八个信号为00010101,完成转换功能。
七、设计过程中的错误分析及改进
1、在设计之初,采用一片74273、两片74194、两个D触发器、一个非门等设计的原理图:
输出的波形仿真图:
采用一片74273、两片74194、两个D触发器、一个非门等设计成的原理图,仿真出来的波形图,输出信号从七个半周期就开始输出,与题目要求的八周期后才能输出八个完整信号相矛盾,所以考虑改进方案。
改进方案:
在原来电路的基础上再增添一片上升沿触发的74273芯片,并进行电路的改进。
改进后原理图如成果,仿真正确。
八、可改进之处
此设计成果不足之处是输入必须要有一个高电平为“1”的提示信号,然后电路才能正常工作。
可改进为:
输入端刚开始置为1,待输入有效时钟边沿后,输入置为当前输入,电路自0时刻起便可正常工作。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 位串入 转换器
![提示](https://static.bdocx.com/images/bang_tan.gif)