EDA实验指导书文档格式.docx

EDA实验指导书文档格式.docx

《EDA实验指导书文档格式.docx》由会员分享，可在线阅读，更多相关《EDA实验指导书文档格式.docx（46页珍藏版）》请在冰豆网上搜索。

二．QuartusII7.2软件界面

QuartusII7.2软件的默认启动界面如下图所示，由标题栏、菜单栏、常用工具栏、资源管理窗口、程序编译或仿真运行状态的显示窗口、程序编译或仿真的结果显示窗口和工程编辑工作区组成。

三．QuartusII7.2软件使用

1.新建项目工程

使用QuartusII7.2设计一个数字逻辑电路，并用时序波形图对电路的功能进行仿真，同时还可以将设计正确的电路下载到可编程的逻辑器件（CPLD、FPGA）中。

因软件在完成整个设计、编译、仿真和下载等这些工作过程中，会有很多相关的文件产生，为了便于管理这些设计文件，我们在设计电路之前，先要建立一个项目工程（NewProject），并设置好这个工程能正常工作的相关条件和环境。

建立工程的方法和步骤如下：

（1）先建一个文件夹。

就在电脑本地硬盘找个地方建一个用于保存下一步工作中要产生的工程项目的文件夹，注意：

文件夹的命名及其保存的路径中不能有中文字符。

（2）再开始建立新项目工程，方法如右图点击：

【File】菜单，选择下拉列表中的【NewProjectWizard...】命令，打开建立新项目工程的向导对话框。

如下图，出现第①个对话框，让你选择项目工程保存位置、定义项目工程名称以及设计文件顶层实体名称。

方法如下：

第一栏选择项目工程保存的位置，方法是点击按钮，选择到刚才我们在第一步建立的文件夹。

第二栏（项目工程名称）和第三栏（设计实体名称）软件会默认为与之前建立的文件夹名称一致。

没有特别需要，我们一般选择软件的默认，不必特意去修改。

需要注意的是：

以上名称的命名中不能出现中文字符，否则软件的后续工作会出错。

完成以上命名工作后，点击Next，进入下一步。

如下图对话框：

这第②步的工作是让你将之前已经设计好的工程文件添加到本项目工程里来，我们之前若没有设计好的文件，就甭理他，跳过这一步，直接点Next，再进入下一步。

这第③步的工作是让你选择好设计文件下载所需要的可编程芯片的型号，现在我们只做简单的电路设计和仿真，随便指定一个就可以了。

以后我们做课程设计或学习《可编程逻辑器件》这门课后，等熟悉了CPLD或FPGA器件以后再根据开发板的器件选择合适的器件型号。

点击Next，进入下一步。

这第④步是让你选择第三方开发工具，我不需要，直接点击Next，进入下一步。

出现下图页面：

以上页面显示刚才我们所做的项目工程设置内容的“报告”。

点击Finish，完成新建项目工程的任务。

（到此我们一个新的项目工程已经建立起来，但真正的电路设计工作还没开始。

由于QuartusII软件的应用都是基于一个项目工程来做的，因此无论设计一个简单电路还是很复杂的电路都必须先完成以上步骤，建立一个后缀为.qpf的ProjectFile。

）

2.新建设计文件

建立好一个新的项目工程后，接下来可以开始建立设计文件了。

QuartusII7.2软件可以用两种方法来建立设计文件，一种是利用软件自带的元器件库，以编辑电路原理图的方式来设计一个数字逻辑电路，另一种方法是应用硬件描述语言（如VHDL或Verilog）以编写源程序的方法来设计一个数字电路。

作为初学者，我们先学会用编辑原理图的方法来设计一些简单的数字逻辑电路。

原理图设计方法和步骤如下：

（1）选择用原理图方式来设计电路

从File菜单中选择【New…】命令，或直接点击常用工具栏的第一个按钮，打开新建设计文件对话框，如下图。

选择【BlockDiagram/SchematicFile】，点击OK，即进入原理图编辑界面。

（2）编辑原理图

QuartusII7.2软件的数字逻辑电路原理图的设计是基于常用的数字集成电路的，要熟练掌握原理图设计，必须要认识和熟悉各种逻辑电路的符号、逻辑名称和集成电路型号。

因此努力学好《数字电子技术基础》是后续学习其他专业知识、掌握电路设计的基本条件。

下面我们举例用原理图设计方法设计一个“三输入表决器”电路。

电路的逻辑功能是：

三人表决，以少数服从多数为原则，多数人同意则议案通过，否则议案被否决。

这里，我们使用三个按键代表三个参与表决的人，置“0”表示该人不同意议案，置“1”表示该人同意议案；

两个指示灯用来表示表决结果，LED1点亮表示议案通过，LED2点亮表示议案被否决。

真值表如下：

S1

S2

S3

LED1

LED2

1

设计方法和步骤如下：

1）双击原理图的任一空白处，会弹出一个元件对话框。

在Name栏目中输入and2，我们就得到一个2输入的与门。

2）点击OK按钮，将其放到原理图的适当位置。

重复操作，放入另外两个2输入与门。

也可以通过右键菜单的Copy命令复制得到。

3）双击原理图的空白处，打开元件对话框。

在Name栏目中输入or3，我们将得到一个3输入的或门。

点击OK按钮，将其放入原理图。

4）双击原理图的空白处，打开元件对话框。

在Name栏目中输入not，我们会得到一个非门。

5）把所用的元件都放好之后，开始连接电路。

将鼠标指到元件的引脚上，鼠标会变成“十”字形状。

按下左键，拖动鼠标，就会有导线引出。

根据我们要实现的逻辑，连好各元件的引脚。

6）双击原理图的空白处，打开元件对话框。

在Name栏目中输入Input,我们便得到一个输入引脚。

点击OK按钮，放入原理图。

重复操作，给我们的电路加上3个输入引脚。

7）双击输入引脚，会弹出一个属性对话框。

在这一对话框上，我们可更改引脚的名字。

我们分别给3个输入引脚取名in1、in2、in3。

8）双击原理图的空白处，打开元件对话框。

在Name栏目中输入output，我们会得到一个输出引脚。

重复操作，给我们的电路加上两个输出引脚。

给两个输出引脚分别命名为led1、led2。

（到这里我们要设计的一个“三输入表决器”的电路原理图已经完成，接下来要做的工作是对设计好的原理图进行项目工程编译和电路功能仿真。

3.项目工程编译

设计好的电路若要让软件能认识并检查设计的电路是否有错误，需要进行项目工程编译，QuartusII7.2软件能自动对我们设计的电路进行编译和检查设计的正确性。

在【Processing】菜单下，点击【StartCompilation】命令，或直接点击常用工具栏上的按钮，开始编译我们的项目。

编译成功后，点击确定按钮。

4.功能仿真

仿真是指利用QuartusII软件对我们设计的电路的逻辑功能进行验证，看看在电路的各输入端加上一组电平信号后，其输出端是否有正确的电平信号输出。

因此在进行仿真之前，我们需要先建立一个输入信号波形文件。

方法和步骤如下：

1）在【File】菜单下，点击【New】命令。

在随后弹出的对话框中，切换到【OtherFiles】页。

选中【VectorWaveformFile】选项，点击OK按钮。

2）在【Edit】菜单下，点击【InsertNodeorBus…】命令，或在下图Name列表栏下方的空白处双击鼠标左键，打开编辑输入、输出引脚对话框。

3）在上图新打开的对话框中点击【NodeFinder…】按钮，打开【NodeFinder】对话框。

点击【List】按钮，列出电路所有的端子。

点击>

>

按钮，全部加入。

点击OK按钮，确认。

点击OK回到InsertNodeorBus对话框，再点击OK按钮，确认。

4）选中in1信号，在Edit菜单下，选择【Value=>

Clock…】命令。

或直接点击左侧工具栏上的

按钮。

在随后弹出的对话框的Period栏目中设定参数为50ns，点击OK按钮。

5）in2、in3也用同样的方法进行设置，Period参数分别为20ns和40ns。

QuartusII软件集成了电路仿真模块，电路有两种模式：

时序仿真和功能仿真，时序仿真模式按芯片实际工作方式来模拟，考虑了元器件工作时的延时情况，而功能仿真只是对设计的电路其逻辑功能是否正确进行模拟仿真。

在验证我们设计的电路是否正确时，常选择“功能仿真”模式。

6）将软件的仿真模式修改为“功能仿真”模式，操作方法如下图所示：

7）选择好“功能仿真”模式后，需要生成一个“功能仿真的网表文件”，方法是如右图，选择【Processing】菜单，点击【GenerateFunctionalSimulationNetlist】命令。

软件运行完成后，点击确定。

8）开始功能仿真，在【Processing】菜单下，选择【StartSimulation】启动仿真工具，或直接点击常用工具栏上的

仿真结束后，点击确认按钮。

观察仿真结果，对比输入与输出之间的逻辑关系是否符合电路的逻辑功能。

（到这里为止，我们基于QuartusII7.2软件的数字电路设计与仿真工作已经完成，但我们设计的电路最终还要应用可编程逻辑器件来工作，去实现我们设计的目的。

因此接下来，我们还要把设计文件下载到芯片中，使设计工作赋予实际。

5、下载验证

要将设计文件下载到硬件芯片中，我们事先一定要准备好一块装有可编程逻辑器件的实验板（或开发板）和一个USB下载工具。

由于不同的可编程逻辑器件的型号及其芯片的引脚编号是不一样的，因此在下载之前，我们先要对设计好的数字电路的输入、输出端根据芯片的引脚编号进行配置。

1）检查项目工程支持的硬件型号

在开始引脚配置之前，先检查一下我们在开始建立项目工程时所指定的可编程逻辑器件的型号与实验板上的芯片型号是否一致，假如不一致，要进行修改，否则无法下载到实验板的可编程逻辑器件中。

修改的方法如下：

点击常用工具栏上的按钮，打开项目工程设置对话框，如下图：

如上图方法，选好芯片型号后，点击OK，即修改完成。

修改完硬件型号后，最好重新对项目工程再编译一次，以方便后面配置引脚。

编译的方法与上面所叙一样，简单来说，只要再点击一下常用工具栏上的按钮，编译完成后，点击【确定】即可。

2）给设计好的原理图配置芯片引脚

配置芯片引脚就是将原理图的输入端指定到实验板上可编程芯片与按钮相连的引脚编号，将输出端指定到实验板上可编程芯片与LED发光二极管相连的引脚编号。

点击常用工具栏上的按钮，打开芯片引脚设置对话框，如下图：

这里需要给大家明确的是不同公司开发的实验板结构不同，采用的可编程芯片型号也会不同，因此芯片引脚与外部其它电子元件连接的规律是不一样的。

为此实验板的开发者会提供一个可编程芯片（CPLD或FPGA）引脚分布及外接元件的引脚编号资料。

根据以上列表，我们选用实验板上的电平开关SW0、SW1和SW2作为“三输入表决器”的三个输入信号，输出端选用LEDG0和LEDG1，这样我们需要应用的芯片引脚号分别是PIN70、PIN69、PIN67和PIN86、PIN79。

通过QuartusII软件配置好的引脚图如下：

配置好引脚以后，再编译一次，得到的电路原理图如下：

3）连接实验板，下载设计文件

完成以上工作之后，我们现在就可以进行下载了。

软件下载之前先将实验板接通电源，并通过AlteraUSB—Blaster下载器将实验板的JTAG接口连接到计算机。

一般情况下，计算机会自动搜索和安装USB下载器的驱动程序。

等驱动安装完成后，点击QuartusII软件常用工具栏上的

按钮，打开下载界面，按下图所示设置好相关内容，点击Start按钮即可完成下载。

（到此我们的设计工作可以说全部结束了，接下来的工作就是在实验板上的验证和测试，如果发现设计有误，那就只好重新修改设计文件，并重新下载了。

另外需要说明一下，通过JTAG模式下载的文件是不能保存到实验板上的，实验板断电后就不能再工作了。

若要将设计文件永久保存在实验板上，则需要通过实验板上的AS接口，以ActiveSerial模式将后缀名为.pof文件下载并保存到可编程芯片中，这样实验板断电后，设计文件是不会丢失的。

四．QuartusII7.2安装说明

1、将QuartusII_7.2安装程序下载或拷贝到自己电脑的本地磁盘，打开文件夹，双击Setup.exe文件，开始安装，根据软件安装的向导一步一步设置好安装目录和用户名、公司名称等，软件便能自己安装到你指定的目录下。

安装界面如下图：

2、等软件安装完成后，开始破解。

点击运行Quartus_II_7.2_b151破解器.exe文件，出现如下对话框，点击【浏览】按钮，将路径选择到软件安装目录:

\altera\72\quartus\bin下的Bin文件夹，找到sys_cpt.dll文件，选中sys_cpt.dll后再点击“应用”。

（很多用户上来就点击“应用”，实际上并没有破解这个软件）。

破解操作界面如下图：

3、创建软件许可文件，首先将license.DAT文件拷贝到安装目录：

\altera\72\下。

启动QuartusII_7.2，出现如下对话框，选择最后一项，点击OK。

接着出现如下图对话框，可以获得本地电脑的网卡号码，假如，软件启动后没有跳出如下对话框，可以在QuartusII7.2的【Tools】菜单下选择【LicenseSetup】打开下图对话框，在NICID一栏后面显示的就是你的电脑网卡号。

用记事本打开此文件夹中的license.dat文件，找到3个HOSTID=后面的“xxxxxxxxxxxx”用你电脑的网卡号全部替换，并保存好。

（注意：

license文件存放的路径名称中不能包含汉字和空格，空格可以用下划线代替。

如下图所示，将修改过网卡号并保存好的License.DAT文件导入，然后点击OK。

破解完后，再启动QuartusII7.2，软件就能正常使用了。

实验二半加器

一、实验目的

设计并实验一个一位半加器

二、实验原理

计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。

按照进位是否加入，加法器分为半加器和全加器电路两种。

计算机中的异或指令的功能就是求两个操作数各位的半加和。

一位半加器有两个输入、输出，如图2-1。

图2-1一位半加器示意图

表2-1半加器真值表

输入

输出

Bi

Ai

Hi

Ci

一个半加大路的真值表如表2-1所示，根据真值表可得到半加器的函数表达式：

实验源程序文件名是half-adder.vhd。

三、实验连线

半加器的两个输入所对应的管脚同两位拨码开关相连,两个输入管脚名为a、b；

两个输出所对应的管脚同两位发光二极管相连,两个输出管脚名为c0和s,其中c0表示进位,s表示相加结果。

四、实验记录

状态

正确输出

实验结果

2

3

4

实验三全加器

设计并实现一个一位全加器

计算机中的加法器一般就是全加器，它实现多位带进位加法。

下面以一位全加器介绍。

一位全加器有三个输入、两个输出，见图3-1。

图3-1一位全加器示意图

图中的“进位入”Ci-1指的是低位的进位输出，“进位出”Ci即是本位的进位输出。

一位全加器的真值表见表3-1。

表3-1：

Ci-1

Si

根据表3-1便可写出逻辑函数表达式：

全加功能的硬件实现方法有多种，例如：

可以把全加和看作是Ai与Bi的半加和Hi与进位输入Ci-1的半加和来实现。

多位全加器就是在一位的原理上扩展而成的。

集成电路全加器有7480、7481、7483等。

实验源程序文件名是fulladder.vhd。

全加器的三个输入所对应的管脚同三位拨码开关相连,三个输入端子是a、b、cin，分别代表Ai、Bi、Ci-1；

；

两个输出所对应的管脚同两位发光二极管相连，两个输出端子是c0、sum,分别代表Ci、Si。

实验四多路数据选择器

设计并实现一个16选1多路数据选择器。

在VHDL语言中描述一个2选一的多路选择器的方法有多种，例如：

在一个进程中使if-when-else语句；

在一个进程中case语句；

使用withselect构造或使用结构VHDL。

推荐的使用方法是使用whenelse构造，这样在VHDL代码中只用1行就可以描述2选1多路选择器。

例如：

libraryieee;

useieee.std_logic_1164.all;

entitymux2is

port（a,b,sel:

instd_logic;

q:

outstd_logic）;

end;

architectureaofmux2is

begin

q<

=awhensel=’0’elseb;

但我们在描述一个16选1的多路选择器时，若采用同样的方法，则就需要许多行VHDL代码，此时我们可以在进程中使用case语句会很清晰，但无论使用哪一种描述方法，综合得到的结果是相同的。

16选1多路选择器结构图如图10-1所示。

图10-116选1多路选择器

实验源程序名是selc.vhd。

输入信号DATA0~DATA15和S0~S3接拨码开关；

输出信号Z接发光二极管。

改变拨码开关S0~S3的状态，观察实验结果。

同前，对选择器造表，得到其真值表，并分析其运算结果的正确性。

设计出一个32选1数据选择器。

实验五编码器

设计并实现一个16-4优先编码器

常用的编码器有：

4-2编码器、8-3编码器、16-4编码器，下面我们用一个8-3编码器的设计来介绍编码器的设计方法。

8-3编码器如图11-1所示，其真值表如表11-1。

图11-18-3编码器

表11-18-3优先编码器真值表

EIN

0N

1N

2N

3N

4N

5N

6N

7N

A2N

A1N

A0N

GSN

EON

X

整个编码器的VHDL语言描述如下：

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYENCODEIS

PORT（D:

INSTD_LOGIC_VECTOR（7DOWNTO0）;

EIN:

INSTD_LOGIC;

A0N,A1N,A2N,GSN,EON:

OUTSTD_LOGIC）;

ENDENCODE;

ARCHITECTUREAOFENCODEIS

SIGNALQ:

STD_LOGIC_VECTOR（2DOWNTO0）;

BEGIN

A0N<

=Q（0）;

A1N<

=Q

（1）;

A2N<

=Q

（2）;

PROCESS（D）

BEGIN

IFEIN=’1’THEN

Q<

=”111”;

GSN<

=’1’;

EON<

ELSIFD（0）=’0’THEN

GSN<

=’0’;

ELSIFD

（1）=’0’THEN

=”110”;

ELSIFD

（2）=’0’THEN