基于CPLD的16位算术逻辑运算单元的设计Word文档下载推荐.docx
- 文档编号:19695447
- 上传时间:2023-01-08
- 格式:DOCX
- 页数:24
- 大小:236.28KB
基于CPLD的16位算术逻辑运算单元的设计Word文档下载推荐.docx
《基于CPLD的16位算术逻辑运算单元的设计Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《基于CPLD的16位算术逻辑运算单元的设计Word文档下载推荐.docx(24页珍藏版)》请在冰豆网上搜索。
作用
有效电平
EDR1
选通DR1寄存器
低电平有效
EDR2
选通DR2寄存器
CLK
DR1寄存器工作脉冲
上升沿有效
DR2寄存器工作脉冲
S0~S3
74LS181工作方式选择
见附表
M
选择逻辑或算术运算
高电平为逻辑运算,低电平为算术运算
CN
有无进位输入
高电平有效
CCK
进位寄存器的工作脉冲
ALU-OUT
74LS181计算结果16位输出至总线
四、实验步骤
实验一:
不带进位位逻辑或运算实验
把JI03(8芯的盒型插座,CPLD扩展实验区)与右板上的二进制开关单元中J01插座相连(对应二进制开关H16~H23),把JI01(8芯的盒型插座,CPLD扩展实验区)与右板上的二进制开关单元中J02插座相连(对应二进制开关H8~H15),(H8-H23为十六位数据输入)。
把JIO6(8芯的盒型插座,CPLD扩展实验区)与右板上的微指令单元中M04插座相连(对应LED灯,L1-L8),把JI04(8芯的盒型插座,CPLD扩展实验区)与右板上的微指令单元中M03插座相连(对应LED灯L9-L16),L1-L16为16位数据输出。
把IO18(CLK)用连线连到脉冲单元的PLS1上作为DR1和DR2寄存器控制时钟信号。
把IO22(CLK)用连线连到右扩展实验接口H0作为DR1寄存器选通控制信号。
把JIO5(8芯的盒型插座,CPLD扩展实验区)与右板上的二进制开关单元中J03插座相连(对应二进制开关H0-H7)。
H0-H3对应S0-S3用于控制74LS181的工作方式。
H4对应M用于控制74LS181的算术运算还是逻辑运算。
H5对应CN用于控制74LS181的带进位还是不带进位。
H6对应ALU-O用于控制74LS181结果经74LS244驱动后,输出允许控制信号。
H7对应DR2用于控制DR2的选通控制信号。
CPLD扩展板接口
右侧板接口
JI03(输入高8位数据)
J01(二进制开关H16-H23)
JI01(输入低8位数据)
J02(二进制开关H15-H8)
JI06(输出高8位数据)
M04(微指令单元)L1-L8
JI04(输出低8位数据)
M03(微指令单元)L9-L16
JI05(74LS181控制信号)
J03(二进制开关H7-H0)
I022(EDR1选通信号)
H0(扩展实验接口K0)
I018(EDR1和EDR2工作脉冲)
时序单元PLS1
将右板中间的计算机组成原理连线板拔下,把ALTERA下载器一端连到微机的并口,一端连接到CPLD扩展区的JTAG口,打开实验系统电源,把计算机组成原理16位\实验1不带进位位逻辑或运算\alu16文件夹中的alu16.sof程序下载到CPLD。
二进制开关H8~H23作为数据输入,置3333H(对应开关如下表)。
H23
H22
H21
H20
H19
H18
H17
H16
数据总线值
D15
D14
D13
D12
D11
D10
D9
D8
高8位数据
1
33H
H15
H14
H13
H12
H11
H10
H9
H8
D7
D6
D5
D4
D3
D2
D1
D0
低8位数据
置各控制信号如下:
K0
H7
H6
H5
H4
H3
H2
H1
H0
ALU-0
S3
S2
S1
S0
按脉冲单元中的PLS1脉冲按键,在CLK上产生一个上升沿,把3333H打入DR1数据锁存器,并在M8-M23上显示3333H。
二进制开关H8~H23作为数据输入,置5555H(对应开关如下表)。
55H
按脉冲单元中的PLS1脉冲按键,在CLK上产生一个上升沿的脉冲,把5555H打入DR2数据锁存器。
经过74LS181的计算,把运算结果(F=A或B)输出到数据总线上,数据总线上的LED灯M8-M23显示灯显示7777H。
实验二:
不带进位位加法运算实验
IO22(EDR1选通信号)
IO18(EDR1和EDR2工作脉冲)
将右板中间的计算机组成原理连线板拔下,把ALTERA下载器一端连到微机的并口,一端连接到CPLD扩展区的JTAG口,打开实验系统电源,把计算机组成原理16位\实验2不带进位位加法运算\alu16文件夹中的alu16.sof程序下载到CPLD。
经过74LS181的计算,把运算结果(F=A+B)输出到数据总线上,数据总线上的LED显示灯应该显示8888H。
附74LS181的逻辑(改变程序可设置不同的工作方式)
方式
M=1逻辑运算
M=0算术运算
S3S2S1S0
逻辑运算
CN=1(无进位)
CN=0(有进位)
0000
F=/A
F=A
F=A加1
0001
F=/(A+B)
F=A+B
F=(A+B)加1
0010
F=/AB
F=A+/B
F=(A+/B)加1
0011
F=0
F=减1(2的补)
0100
F=/(AB)
F=A加A/B
F=A加A/B加1
0101
F=/B
F=(A+B)加A/B
F=(A+B)加A/B加1
0110
F=A⊕B
F=A减B减1
F=A减B
0111
F=A/B
F=A/B减1
F=A/B
1000
F=/A+B
F=A加AB
F=A加AB加1
1001
F=/(A⊕B)
F=A加B
F=A加B加1
1010
F=B
F=(A+/B)加AB
F=(A+/B)加AB加1
1011
F=AB
F=AB减1
1100
F=1
F=A加A
F=A加A加1
1101
F=(A+B)加A
F=(A+B)加A加1
1110
F=(A+/B)加A
F=(A+/B)加A加1
1111
F=A减1
实验三带进位位的加法运算实验:
(如图2-3-1)
进位电路与通用寄存器、ALU有着非常紧密的关系,算术逻辑单元的进位输出和通用寄存器带进位移动都会影响进位寄存器中的结果。
若实验者在做算术逻辑实验时,选择了算术运算方式,当ALU的计算结果输出至总线时,在CCK上来一个上升沿,将把74LS181的进位输出位(Cn+4)上的值(为了统一进位标识,1表示有进位,0表示无进位),打入进位寄存器中,并且有进位时LED(CY)发光。
1、控制信号说明
DR1、DR2寄存器工作脉冲
低电平为逻辑运算,高电平为算术运算
如图2-3-1
2、实验步骤
把IO19(CPLD扩展板接口)与实验板时序单元PLS4连接,为控制进位锁存器的时钟信号。
把IO21(CPLD扩展板接口)与右板微指令单元M7连接,指示灯LEDL17表示有无进行信号。
IO19(输出控制信号)
时序单元PLS4
IO21(进位信号)
微指令单元M7
将右板中间的计算机组成原理连线板拔下,把ALTERA下载器一端连到微机的并口,一端连接到CPLD扩展区的JTAG口,打开实验系统电源,把计算机组成原理16位\实验3带进位位的加法运算\alu16文件夹中的alu16.sof程序下载到CPLD。
二进制开关H8~H23作为数据输入,置6565H(对应开关如下表)。
65H
按脉冲单元中的PLS1脉冲按键,在CLK上产生一个上升沿,把6565H打入DR1数据锁存器,并在M8-M23上显示6565H。
二进制开关H8~H23作为数据输入,置A7A7H(对应开关如下表)。
A7H
按脉冲单元中的PLS1脉冲按键,在CLK上产生一个上升沿的脉冲,把A7A7H打入DR2数据锁存器。
按脉冲单元中的PLS4脉冲按键,在CLK上产生一个上升沿,把74LS181的进位打入进位寄存器中,在有进位的情况下,CY指示灯亮M7,并且数据总线上的LED显示灯应该显示0D0CH。
3、通用寄存器单元
实验四:
数据输入通用寄存器
了解通用16位寄存器的组成和硬件电路,利用通用寄存器实现数据的置数、左移、右移等功能。
按照实验步骤完成实验项目,实现通用寄存器移位操作。
了解通用寄存器单元的工作原理运用。
1、寄存器实验构成:
(如图2-2-1)
通用寄存器由2片74LS198构成16位字长的寄存器单元。
两个8芯插座作为数据输入端,可通过8芯数据电缆,把数据输入端连接到二进制开关总线上。
数据输出由2片74LS244(输出缓冲器)来控制。
用16个CPLDIO作为数据输出端,通过16根数据线连接到微指令的LED灯上。
2、通用寄存器单元的工作原理:
(图2-2-2)
通用寄存器单元的核心部件为2片74LS198,它具有锁存、左移、右移、保存等功能。
各个功能都由X1、X2信号和工作脉冲CLK来决定。
X0=1、X1=1,CLK有上升沿时,把总线上的数据打入通用寄存器。
可通过设置X0、X1来指定通用寄存器工作方式。
输出缓冲器采用74LS244,把通用寄存器内容输出到总线。
图2-2-2
通用寄存器工作脉冲
上升延有效
将CPLD扩展板接口IO18,用数据线与右板二进制开关单元PLS1连接,对应74LS198CLK时钟控制信号。
实验连线表如下:
I018(寄存器工作脉冲)
将右板中间的计算机组成原理连线板拔下,把ALTERA下载器一端连到微机的并口,一端连接到CPLD扩展区的JTAG口,打开实验系统电源,把计算机组成原理16位\实验4数据输入通用寄存器文件夹中的regist16.sof程序下载到CPLD。
二进制开关H8~H23作为数据输入,置4242H(对应开关如下表)。
42H
8低位数据
按脉冲单元中的PLS1脉冲按键,在CLK上产生一个上升沿,把4242H打入通用寄存器,此时微指令总线上的指示灯M8-M23应该显示为4242H。
实验五:
寄存器内容无进位位左移实验
1、通用寄存器单元的工作原理:
通用寄存器单元的核心部件为2片74
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 CPLD 16 算术 逻辑运算 单元 设计