串行电路 课设报告附电路图Word格式文档下载.docx
- 文档编号:19523738
- 上传时间:2023-01-07
- 格式:DOCX
- 页数:17
- 大小:216.96KB
串行电路 课设报告附电路图Word格式文档下载.docx
《串行电路 课设报告附电路图Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《串行电路 课设报告附电路图Word格式文档下载.docx(17页珍藏版)》请在冰豆网上搜索。
通信介质
整形
数据串变并电路
收方接收数据
奇偶码校验判定
4各部分电路设计及参数计算
4.1脉冲信号产生电路设计及其参数计算
4.1.1脉冲信号产生电路设计
图4.1555定时器构成的多谐振荡器
本电路中的振荡器是由555定时器构成的多谐振荡器。
由于555内部的比较器灵敏度较高,而且采用差分电路形式,它的振荡频率受电源电压和温度变化的影响很小。
工作原理:
时间标准信号的频率很高,要得到秒脉冲,需要分频电路。
与单稳态触发器比较,它是利用电容器的充放电来代替外加触发信号,所以,电容器上的电压信号应该在两个阈值之间按指数规律转换。
充电回路是RA、RB和C。
此时相当输入是低电平,输出是高电平;
当电容器充电达到
时,即输入达到高电平时,电路的状态发生翻转,输出为低电平,电容器开始放电。
当电容器放电达到
时,电路的状态又开始翻转。
如此不断循环。
电容器之所以能够放电,是由于有放电端7脚的作用,因7脚的状态与输出端一致,7脚为低电平电容器放电。
多谐振荡器是能产生矩形波的一种自激振荡器电路,由于矩形波中除基波外还含有丰富的高次谐波,故称为多谐振荡器。
多谐振荡器没有稳态,只有两个暂稳态,在自身因素的作用下,电路就在两个暂稳态之间来回转换,故又称它为无稳态电路。
4.1.2脉冲信号产生电路参数计算
参数标注如图4.1所示,555振荡器电路的震荡周期可由下式估算:
T=t1+t2=1ms
t1=0.7(R1+R2+RRP+R2)C1
t2=0.7R2C1
若选定脉冲占空比
为0.6,可得
=
=0.6
t1=0.6
1ms=0.6ms
t2=T-t1=1-0.6=0.4ms
取电容C=0.1
F,则R2=
=5.714k
取标称值R2=5.1k
.
R1+RRP=
-R2=
-5.417
1000=8.57k
取R1=2k
RRP=10k
4.2数据并变串电路
本电路由计数器74160和数据选择器MUX-8TO1共同组成。
当有脉冲信号输入计数器74160的QA、QB输出端输出对应预置的数,因为输出为四进制故将QC、QD输出端共同接上清零端。
MUX-8TO1是一种典型的CMOS集成电路数据选择器,它有3个地址输入端A、B、C,可选择D0-D7共8个数据源,具有两个互补输出端,同相输出端和反相端。
因为数据源仅4个故只需D0-D3,地址输入端接A、B,C端无输入接地。
使能端为低有效接地。
当地址输入端输入数据后输出端输出相应地址端的数据,从而实现并行数据到串行数据的转换。
4.3整形
图4.3施密特触发器的电路图
图4.3施密特触发器的波形图
施密特触发器实验电路图下图所示:
555定时器构成施密特触发器的电路图如图。
施密特触发器的工作原理和多谐振荡器基本一致,无原则不同。
只不过多谐振荡器是靠电容器的充放电去控制道路状态的翻转,而施密特触发器是靠外加电压信号去控制电路状态的翻转。
所以在施密特触发器中,外加信号的高电平必须大于
,低电平必须小于
,否则电路不能翻转。
4.4存储与输出数据
寄存器是数字系统中用来存储二进制数据的逻辑部件。
1个触发器可存储1位二进制数据,存储n位二进制数据的寄存器需要用n个触发器组成。
如图是4个触发器构成的4位CMOS寄存器。
1D2D3D4D是4位数据输入端,在CP脉冲作用下1D2D3D4D端的数据同时存入相应的触发器。
输出数据可通过控制E端从输出端1Q2Q3Q4Q并行输出。
4.5数据串变并电路
图为用D触发器构成的4位移位寄存器及其波形
串行二进制数据从左侧输入端输入,左边触发器的输出作为右邻触发器的数据输入。
若将串行数码D3D2D1D0从高位(D3)至低位(D0)按时钟序列一次送到输入端,经过第一个时钟脉冲后,Q0=D3。
由于跟随数码D3后面的数码是D2,则经过第二个时钟脉冲后,左一触发器的状态移入左二触发器,而左一触发器变为新的状态,即Q1=D3,Q0=D2.以此类推经过4个脉冲后,4个触发器的输出状态Q3Q2Q1Q0与输入数码D3D2D1D0相对应。
这样,就将串行输入数据转换为并行数据输出。
4.6奇偶码校验判定
图4.6a发方奇偶校验电路图4.6b收方奇偶校验电路
奇偶校验码是一种开销最小,能发现数据代码中一位出错情况的编码,常用于存储器读写检查,或ASCII字符、其它类型信息传送过程中的出错检查。
它的实现原理,是使原来合法编码码距由1增加到2。
若合法编码中有一个二进制位的值出错了,由1变成0,或由0变成1,这个码必将成为非法编码。
实现的具体方法,通常是为一个字节补充一个二进制位,称为校验位,通过设置校验位的值为0或1的方式,使字节自身的8位和该校验位含有1值的位数一定为奇数或偶数。
在使用奇数个1的方案进行校验时,称为奇校验,反之则称为偶校验。
依据八位的数据位中为1值的个数确定校验位的值,是由专设的线路实现的。
例如,当要把一个字节的值写进主存时,首先用此电路形成校验位的值,然后将这9位的代码作为合法数据编码写进主存。
当下一次读出这一代码时,再用相应线路检测读出9位码的合法性。
若在主存写进、存储、或读出的过程中,某一个二进制位上出现错误,得到的9位码必变成非法编码,从而发现一定是哪一位上出现了错误。
5工作过程分析
通信系统中将基带信号变换到适于信道传输的射频信号及其反变换过程所需要的主要功能电路本次设计的串行通信电路实现数据发送的并变串和数据接收的串变并。
并且要求收方实现信号整形。
串行通信电路主要包括脉冲信号产生电路、寄存器电路模块、奇偶校验模块、数据并变串模块、信号整形模块、数据串变并模块等几部分。
发方信号先经由寄存器电路已备收方收到错误数据信号时重发用。
或门组成的奇偶校验电路虽不能保证收方所收到的数据一定无误,但其大大提高收方数据的准确性从而达到校验的目的。
数据的并变串是电路的主要部分之一,该部分是由计数器与数据选择器共同实现。
由计数器决定数据选择器的地址输入数据从而实现对输入数据的选择输出,即实现数据的并行输入到数据的串行输出。
当数据经由通信介质串行传送至收方时收方首先对信号进行整形,这是由施密特触发器完成的,施密特触发器器输出状态的转换取决于输入信号的变化过程,输入信号从低电平上升的过程中,电路状态转换时,对应的输入电平VT+与输入信号从高电平下降过程中对应的输入转换电平VT-不同,其中VT+称为正向阔值电压,VT-称为负向阔值电压。
另外由于施密特触发器内部存在正反馈,所以输出电压波形的边沿很陡。
利用施密特触发器不仅能将边沿变化缓慢的信号波形整形为边沿陡峭的矩形波,而且可以将叠加在矩形脉冲高、低电平上的噪声有效的消除。
同时收方要对整形的信号进行奇偶校验,若与约定相符则选择输出,若不符则要求发方重新发送。
555定时器组成的多谐振荡器产生稳定的高频信号作为发方、收方的脉冲输入信号。
6元器件清单
序号
元件名称
规格及用途
数量
1
555定时器
LM555CN
3片
2
8选1选择器
74LS151
1片
3
计数器
74LS160
6片
4
D触发器
D-FF
8片
5
与门
4081BT
4片
6
异或门
4030BT
11片
7
电阻
8.57k
2个
8
5.1k
9
电容
0.01uF
3个
7主要元器件介绍
7.1计数器74LS160
7.1.1引脚图
7.1.2功能表
清零
Cr
预置
LD
使能
S1
S2
时钟
CP
预置数输入
ABCD
输出
QAQBQCQD
01
0
11
上升沿
0000
ABCD
保持
计数
7.1.3功能介绍
是常用的二-五-十进制异步计数器,做八进制的就先把74LS90接成十进制的(INB与QA接,以CPA做输入,Q3做输出就是十进制的),然后用异步置数跳过一个状态达到八进制计数。
以从0000计到0111为例:
先接成加法计数状态,从上图中的74LS90功能表可知,在输出为1000时(既Q4为高电平时)把Q4输出接到R01和R02脚上(即异步置0),这个时候当计数到1000时则立刻置0,重新从0开始计。
1000的状态为瞬时状态。
7.2数据选择器
7.2.1引脚图
图7.2.18选1数据选择器示意图
7.2.2功能介绍
1、八选一数据选择器74LS151
74LS151为互补输出的8选1数据选择器,引脚如图5-2,功能如表5-1。
选择控制器(地址端)为A2~A0,按二进制译码,从八个输入数据D0~D7中,选择一个需要的数据送到输出端Q,
为使能端,低电平有效。
⑴使能端
=1时,不论A2~~A0状态如何,均无输出(Q=0,
=1),多路开关被禁止。
⑵使能端
=0时,多路开关正常工作,根据地址码A2~A0的状态选择D0~D7中某一个通道的数据输送到输出端。
如:
A2A1A0=000则选择数据到输出端,即Q=D0
A2A1A0=001则选择数据到输出端,即Q=D1,其余类推。
7.2.3功能表
输
入
出
A2
A1
A0
Q
×
×
0
0
D0
1
D1
1
D2
D3
1
D4
D5
D6
D7
数据选择器(MUX)的逻辑功能是在地址选择信号的控制下,从多路数据中选择一路数据作为输出信号。
有4选1数据选择器、8选1数据选择器(型号为74151、74LS151、74251、74LS151)、16选1数据选择器(可以用两片74151连接起来构成)等之分。
7.3D触发器D-FF
7.3.1引脚图
7.3.2功能表
CP
次态Q
现态Q=0现态Q=1
置0
上升沿00
下降沿01
置1
上升沿11
7.3.3功能介绍
如图是1个触发器。
D是1位数据输入端,在CP脉冲作用下D端的数据同时存入相应的触发器。
输出数据可通过控制E端从输出端Q并行输出。
7.4定时器555
7.4.1引脚图
7.4.2功能表
输入
输出
阀值输入
<
Vcc
>
触发输入
复位
不变
放电管T
导通
截止
7.4.3各引脚功能
1脚:
外接电源负端VSS或接地,一般情况下接地。
2脚:
低触发端
3脚:
输出端Vo
4脚:
是直接清零端。
当
端接低电平,则时基电路不工作,此时不论
、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。
5脚:
VC为控制电压端。
若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。
6脚:
TH高触发端
7脚:
放电端。
该端与放电管集电极相连,用做定时器时电容的放电。
8脚:
外接电源VCC,双极型时基电路VCC的范围是4.5~16V,CMOS型时基电路VCC的范围为3~18V。
一般用5V。
小结
刚拿到串行通信电路题目时,自己只懂那么一点,但这对课程设计远远不够。
所以我组的人一起去图书馆查询相关的资料,虽然有些知识老师上课讲过,但并非听懂了的多谐振荡的有关知识。
我们根据课程设计的要求和自己通过参考有关资料拟定方案,写好电路流程图,在电路流程图的基础上,根据芯片的功能写出相应的功能,达到能够实现所要求的功能的目的。
此次在芯片上是花费时间最多的,我们上网找资料,上图书馆,尽可能的了解有关于这方面的知识。
在画好原理框图之后,开始进行单元电路的设计,包括编码/锁存电路、定时电路和报警电路。
设计当中用到了所学过的施密特触发器、555定时器、计数器等集成块,还用到了一些从未接触过的集成块,如锁存器、计数器等,我对它们进行了逐一了解,大大的丰富了我的数字电子技术知识,开阔了视野。
其中还有一大项就是利用Multisim1软件画电路图,那么对此软件掌握的程度就至关重要了。
由于自己缺少练习,起初画起来很吃力。
但是我没有放弃,在自己的探索和同学的帮助之下,终于完成了电路图的绘制。
经过各方面的加工之后,串行通信电路的设计终于完成了,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
在连接四进制与十进制的进位等接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。
虽然设计时间很紧迫,但在设计的过程中我们还是学到不少东西的,由于有些芯片我们根本没有学过,我们在查找这些资料的过程中就学到了很多东西,有些芯片本来我们不懂的,但是经过查资料我们还是对那些不懂的芯片有了一定的了解。
一个星期紧张而又忙碌的数字电子课程设计结束了,这次课程设计可以看作是我们大学生学以至用,理论与实践相结合的桥梁,这次课程设计,有些虽然在中专时学过,但使我学习到了很多实用的知识,也发现了自已的很多不足,感到自己实践经验的缺乏,同时也意识到这次课程设计的重要性。
致谢
首先非常感谢我的指导老师黄硕老师在此次数字电子课程设计中给予我热情而耐心的指导。
,黄老师每天都坚持与我们见面,一一为我们指出逻辑图、管脚图上的错误,经过老师指导才使我的设计有一个明确的主导思想,才开始去查找资料去完善这次设计,弥补出现的设计漏洞,能够顺利而有条不紊地进行。
其次我要感谢我的小组成员。
通过和他们一起讨论研究,也明白了团体的力量是无穷的,我们也一起最终攻克了许多难题,并且因为交流思想心得,也学到了许多新知识。
最后也感谢学校感谢电子教研室的全体老师给我们提供这种独立自主的平台来研究学习,使我们充分的开发了自己的创新能力和实践动手能力。
参考文献
[1]岳怡.数字电路与数字电子技术.西北工业大学出版社,2004
[2]尹雪飞,陈克安.集成电路速查大全.西安电子科技大学出版社,2002
[3]王克义,李洁.电子技术与数字电路.北京大学出版社,1996
[4]欧阳天鹤,王梅香.数字电子技术基础.科学出版社,1989
[5]刘宝琴,数字电路与系统清华大学出版社,1993
附录A1逻辑电路图
附录A2印刷电路板图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 串行电路 课设报告附电路图 串行 电路 报告 电路图
![提示](https://static.bdocx.com/images/bang_tan.gif)