组成原理复习笔记 2Word文件下载.docx
- 文档编号:19462146
- 上传时间:2023-01-06
- 格式:DOCX
- 页数:20
- 大小:693.76KB
组成原理复习笔记 2Word文件下载.docx
《组成原理复习笔记 2Word文件下载.docx》由会员分享,可在线阅读,更多相关《组成原理复习笔记 2Word文件下载.docx(20页珍藏版)》请在冰豆网上搜索。
●任何操作可以由软件来实现,也可以由硬件来实现
●任何指令的执行可以由硬件完成,也可以由软件来完成。
●设计计算机系统时,应考虑各个方面的因素:
价格、速度、可靠性、存储容量、变更周期
●固件的概念(功能上是软件,形态上是硬件)
第二章运算方法和运算器
2.1数据与文字的表示
数据分类
●符号数据:
非数字符号的表示(ASCII、汉字、图形等)
●数值数据:
数字数据的表示方式(定点、浮点)
定点表示法
浮点表示
IEEE754标准
●基数R=2,基数固定,采用隐含方式来表示它。
●32位的浮点数:
●S是数的符号位,1位,在最高位,“0”表示正数,“1”表示负数。
●M是尾数,23位,在低位部分,采用纯小数表示
●E是阶码,8位,采用移码表示。
移码比较大小方便。
●规格化:
若不对浮点数的表示作出明确规定,同一个浮点数的表示就不是惟一的。
●尾数域最左位(最高有效位)总是1,故这一位经常不予存储,而认为隐藏在小数点的左边。
●采用移码表示阶码E,将浮点数的指数真值e变成阶码E时,应将指数e加上一个固定的偏移值127(01111111),即E=e+127。
●64位的浮点数中符号位1位,阶码域11位,尾数域52位,指数偏移值是1023。
因此规格化的64位浮点数x的真值为:
x=(-1)S×
(1.M)×
2E-1023
e=E-1023
●一个规格化的32位浮点数x的真值表示为
2E-127
e=E-127
●真值x为零表示:
当阶码E为全0且尾数M也为全0时的值,结合符号位S为0或1,有正零和负零之分。
●真值x为无穷大表示:
当阶码E为全1且尾数M为全0时,结合符号位S为0或1,也有+∞和-∞之分。
例1
若浮点数x的754标准存储格式为(41360000)16,求其浮点数的十进制数值。
解:
将16进制数展开后,可得二制数格式为
01000001001101100000000000000000
S阶码(8位)尾数(23位)
指数e=阶码-127=10000010-01111111=00000011=(3)10
包括隐藏位1的尾数
1.M=1.01101100000000000000000=1.011011
于是有
x=(-1)S×
1.M×
2e=+(1.011011)×
23=+1011.011=(11.375)10
例2
将数(20.59375)10转换成754标准的32位浮点数的二进制存储格式。
解:
首先分别将整数和分数部分转换成二进制数:
20.59375=10100.10011
然后移动小数点,使其在第1,2位之间
10100.10011=1.010010011×
24
e=4于是得到:
S=0,E=4+127=131=10000011B,M=010010011
最后得到32位浮点数的二进制存储格式为:
01000001101001001100000000000000=(41A4C000)16
十进制数串的表示方法
正0和负0的补码相同
反码表示有正0和负0之分
移码和补码尾数相同,符号位相反
字符表示方法ASCII
用一个字节来表示,低7位用来编码(128),最高位为校验位(为0时表示字母,为1时表示汉字)
汉字内码:
汉字信息的存储,交换和检索的机内代码,两个字节组成,每个字节高位都为1(区别于英文字符)
汉字的输编码、汉字内码、字模码是计算机中用于输入内部处理输出三种不同用途的编码
2.2定点加法、减法运算
溢出的检测
双符号位法
(参与加减运算的数采用变形补码表示)
Sf1SF2
00正确(正数)
01上溢
10下溢
11正确(负数)
Sf1表示正确的符号,逻辑表达式为V=Sf1⊕Sf2,可以用异或门来实现
例3:
x=+0.1100,y=+0.1000,求x+y
x=-0.1100,y=-0.1000,求x+y
结果出现了01或10的情况就为溢出
单符号位法
V=Cf⊕C0其中Cf为符号位产生的进位,C0为最高有效位产生的进位。
FA逻辑方程
2.3定点乘法运算
带符号的阵列乘法器
●求补电路小结
●E=0时,输入和输出相等
●E=1时,则从数最右端往左边扫描,直到第一个1的时候,该位和右边各位保持不变0⊕A=A,左边各数值位按位取反1⊕A=乛A
●可以用符号作为E的输入
●原:
1.11110补:
1.00010
例4带求补器的补码阵列乘法器求出乘积
设x=-15,y=-13,用带求补器的补码阵列乘法器求出乘积
x·
y=?
并用十进制数乘法进行验证。
[x]补=10001,[y]补=10011,乘积符号位运算:
1⊕1=0
尾数部分算前求补器输出|x|=1111,|y|=1101
1111
×
1101
————————————
0000
1111
+ 1111
11000011
乘积符号为0,算后求补器输出11000011,[x×
y]补=011000011
补码二进制数真值x·
y=0×
28+1×
27+1×
26+1×
21+1×
20=(+195)10
十进制数乘法验证x·
y=(-15)×
(-13)=+195
2.5定点运算器的组成
M=L时,对进位信号没有影响,做算术运算
M=H时,进位门被封锁,做逻辑运算
定点运算器的基本结构
1、单总线结构的运算器
2、双总线结构的运算器
3、三总线结构的运算器
2.6浮点运算与浮点运算器
x±
y=(Mx2Ex-Ey±
My)2Ey,
设Ex<
=E
浮点运算步骤
1.0操作数的检查,看有无简化操作的可能;
2.比较阶码大小完成对阶(小阶向大阶对齐)(尾数左移会造成最高有效位丢失,造成误差)
3.尾数进行加或减运算;
4.结果规格化并进行舍入处理
例5(P55例28)
[x]浮=0001,00.1101
[y]浮=0011,11.0110
阶差=1110即为-2
Mx应当右移2位,
[x]浮=0011,00.0011(01)
尾数和为11.1001(01)
左规11.0010(10),阶码减1为0010
舍入(就近舍入)11.0011丢弃10
x+y=-0.1101*210
乘除运算分为四步
0操作数检查
阶码加减操作
尾数乘除操作
结果规格化和舍入处理
移码采用双符号位,为了对溢出进行判断
01为正00为负
10上溢11下溢
结果规格化
●
(1)在浮点加减运算时,尾数求和的结果也可以得到01.ф…ф或10.ф…ф,即两符号位不等,此时将运算结果右移以实现规格化表示,称为向右规格化。
●规则:
尾数右移1位,阶码加1
●
(2)结果是00.0..01.....或11.1...10...时,则向左规格化
尾数左移1位,阶码减1,直到规格化
●右规,阶码加1,左规,阶码减1
例6
x=2-5×
0.0110011,y=23×
(-0.1110010)
[解:
]移码采用双符号位,尾数补码采用单符号位,则有
[Mx]补=0.0110011,[My]补=1.0001110,
[Ey]移=01011,[Ey]补=00011,[Ex]移=00011,
[x]浮=00011,0.0110011,[y]浮=01011,1.0001110
(1)判断操作是否为”0”,求阶码和
[Ex+Ey]移=[Ex]移+[Ey]补=00011+00011=00110,
值为移码形式-2。
(2)尾数乘法运算可采用补码阵列乘法器实现,即有
[Mx]补×
[My]补=[0.0110011]补×
[1.0001110]补
=[1.1010010,1001010]补
(3)规格化处理
乘积的尾数符号位与最高数值位符号相同,不是规格化的数,需要左规,阶码变为00101(-3),尾数变为1.0100101,0010100。
(4)舍入处理
尾数为负数,取尾数高位字长,按舍入规则,舍去低位字长,故尾数为1.0100101。
最终相乘结果为
[x×
y]浮=00101,1.0100101
其真值为
x×
y=2-3×
(-0.1011011)
浮点运算流水线
流水线原理
一个具有k级过程段的流水线处理n个任务需要的时钟周期数为Tk=k+(n-1),
所需要的时间为:
T=Tk×
τ
而同时,顺序完成的时间为:
T=n×
k×
τ
k级线性流水线的加速比:
Ck=TL= n·
k
Tkk+(n-1)
例7(P58例31)
例8(P63,4课后习题)
第三章内部存储器
3.1存储器概述
存储器分级结构
高速缓冲存储器简称cache主存储器简称主存外存储器简称外存
存储器带宽:
单位时间里存储器所存取的信息量,通常以位/秒或字节/秒做度量单位。
3.2SRAM存储器
3.3DRAM存储器
SRAM存储器的存储位元是一个触发器,它具有两个稳定的状态。
而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路
行列地址公用,刷新是以行为单位的
刷新周期
刷新周期:
DRAM存储位元是基于电容器上的电荷量存储,这个电荷量随着时间和温度而减少,因此必须定期地刷新,以保持它们原来记忆的正确信息。
断电后不能保存信息
3.4只读存储器和闪速存储器
闪速存储器
FLASH存储器也翻译成闪速存储器,它是高密度非失易失性的读/写存储器。
高密度意味着它具有巨大比特数目的存储容量。
非易失性意味着存放的数据在没有电源的情况下可以长期保存。
总之,它既有RAM的优点,又有ROM的优点,称得上是存储技术划时代的进展。
3.5并行存储器
例5
设存储器容量为32字,字长64位,模块数m=4,分别用顺序方式和交叉方式进行组织。
存储周期T=200ns,数据总线宽度为64位,总线传送周期=50ns。
若连续读出4个字,问顺序存储器和交叉存储器的带宽各是多少?
顺序存储器和交叉存储器连续读出m=4个字的信息总量都是:
q=64b×
4=256b
顺序存储器和交叉存储器连续读出4个字所需的时间分别是:
t2=mT=4×
200ns=800ns=8×
10-7s
t1=T+(m-1)t=200ns+150ns=350ns=35×
10-7s
顺序存储器和交叉存储器的带宽分别是:
W2=q/t2=256b÷
(8×
10-7)s=320Mb/s
W1=q/t1=256b÷
(35×
10-7)s=730Mb/s
3.6Cache存储器
功能:
解决CPU和主存之间的速度不匹配问题
Cache的设计依据:
CPU这次访问过的数据,下次有很大的可能也是访问附近的数据。
cache基本原理2:
●CPU与Cache之间的数据传送是以字为单位
●主存与Cache之间的数据传送是以块为单位
●CPU读主存时,便把地址同时送给Cache和主存,Cache控制逻辑依据地址判断此字是否在Cache中,若在此字立即传送给CPU,否则,则用主存读周期把此字从主存读出送到CPU,与此同时,把含有这个字的整个数据块从主存读出送到cache中。
●在一个程序执行期间,设Nc表示cache完成存取的总次数,Nm表示主存完成存取的总次数,h定义为命中率,则有
h=Nc/(Nc+Nm)
●若tc表示命中时的cache访问时间,tm表示未命中时的主存访问时间,1-h表示未命中率,则cache/主存系统的平均访问时间ta为:
ta=h*tc+(1-h)tm
●我们追求的目标是,以较小的硬件代价使cache/主存系统的平均访问时间ta越接近tc越好。
●设r=tm/tc表示主存慢于cache的倍率,e表示访问效率,则有
e=tc/ta=tc/h*tc+(1-h)*tm
=1/(h+(1-h)*r=1/(r+(1-r)*h
例6(P94例6)
主存与Cache的地址映射
一、全相联的映射方式
●映射方法(多对多)
●主存内容可以拷贝到任意行
●地址变换
●标记实际上构成了一个目录表。
二、直接映射方式
1、映射方法(一对多)如:
●i=jmodm
●主存第j块内容拷贝到Cache的i行
三、组相联映射方式
●前两者的组合
●Cache分组,组间采用直接映射方式,组内采用全相联的映射方式
●Cache分组U,组内容量V
●映射方法(一对多)
●q=jmodu
●主存第j块内容拷贝到Cache的q组中的某行
●设主存地址x,看是不是在cache中,先y=xmodu,则在y组中一次查找
习题P101
第四章指令系统
4.2指令格式
例7(P110例题)
4.4指令和数据的寻址方式
例8(P118例3,4)
例9(P125习题)
第五章中央处理器
5.2指令周期
●指令周期:
指取指令、分析指令到执行完该指令所需的全部时间。
●机器周期通常又称CPU周期
●CPU从内存读取一个指令字的最短时间为一个CPU周期。
●不同的指令,可能包含不同数目的机器周期。
●在一个机器周期内,要完成若干个微操作。
●时钟周期
这些微操作有的可以同时执行,有的需要按先后次序串行执行。
因而需要把一个机器周期分为若干个相等的时间段,每一个时间段称为一个时钟周期,它是处理操作的最基本单位。
相互关系:
1个指令周期=若干个CPU周期
1个CPU周期=若干T周期
方框图语言
●用方框图语言来表示指令的指令周期
●方框——一个方框代表一个CPU周期
●方框内的内容——表示数据通路的操作或控制操作
●菱形符号——代表某种判别或测试,不独占CPU周期
●~——公操作
●所有指令的取指周期都是相同的,占一个CPU周期
●不同指令的执行周期不同
5.3时序产生器
微程序控制器中,时序信号则一般采用节拍电位-节拍脉冲二级体制
5.4微程序控制器及其设计
混合编码法
●编码注意几点:
字段编码法中操作控制字段并非是任意的,必须要遵循如下的原则:
①把互斥性的微命令分在同一段内,兼容性的微命令分在不同段内。
这样不仅有助于提高信息的利用率,缩短微指令字长,而且有助于充分利用硬件所具有的并行性,加快执行的速度。
②应与数据通路结构相适应。
③每个小段中包含的信息位不能太多,否则将增加译码线路的复杂性和译码时间。
④一般每个小段还要留出一个状态,表示本字段不发出任何微命令。
因此当某字段的长度为三位时,最多只能表示七个互斥的微命令,通常用000表示不操作。
入口地址
每条机器指令对应一段微程序,当公用的取指微程序从主存中取出机器指令之后,由机器指令的操作码字段指出各段微程序的入口地址,这是一种多分支(或多路转移)的情况。
5.7流水CPU
数据相关
RISC机器一定是流水CPU,但流水CPU不一定是RISC机器
冲突:
加法比乘法快,写慢
P181习题
第六章总线系统
6.1总线的概念和结构形态
总线带宽:
Dr=D/T=D×
(1/T)
桥实质上是一种具有缓冲、转换、控制功能的逻辑电路
6.3总线的仲裁
一、集中式仲裁
链式查询方式:
离中央仲裁器最近的设备具有最高优先权,离总线控制器越远,优先权越低。
6.5HOST总线和PCI总线
PCI是一个与处理器无关的高速外围总线,又是至关重要的层间总线。
采用同步时序协议和集中式仲裁策略,并具有自动配置能力。
在PCI总线体系结构中有三种桥:
HOST桥、PCI/PCI桥、PCI/LAGACY桥,桥连接两条总线,使彼此间相互通信。
桥又是一个总线转换部件,只有信号缓冲能力和信号电平转换逻辑
P208习题
第七章外围设备
2.磁盘存储设备
磁盘上信息的分布
盘片的上下两面都能记录信息,通常把磁盘片表面称为记录面。
记录面上一系列同心圆称为磁道。
每个盘片表面通常有几百到几千个磁道,每个磁道又分为若干个扇区,如下一页图所示。
从图中看出,外面扇区比里面扇区面积要大。
磁盘上的这种磁道和扇区的排列称为格式。
磁盘存储器的技术指标
●存储密度:
存储密度分道密度、位密度和面密度。
●道密度:
沿磁盘半径方向单位长度上的磁道数,单位为道/英寸。
●位密度:
磁道单位长度上能记录的二进制代码位数,单位为位/英寸。
●面密度:
位密度和道密度的乘积,单位为位/平方英寸。
●存储容量:
一个磁盘存储器所能存储的字节总数,称为磁盘存储器的存储容量。
●存取时间:
存取时间是指从发出读写命令后,磁头从某一起始位置移动至新的记录位置,到开始从盘片表面读出或写入信息加上传送数据所需要的时间。
●数据传输率:
磁盘存储器在单位时间内向主机传送数据的字节数。
●假设磁盘旋转速度为r转/秒,每条磁道容量为N个字节,则数据传输率:
Dr=rN(字节/秒)
刷新:
CRT发光是由电子束打在荧光粉上引起的。
电子束扫过之后其发光亮度只能维持几十毫秒便消失。
为了使人眼能看到稳定的图像显示,必须让电子束反复不断地扫描整个屏幕,该过程称为刷新。
刷新频率越高,显示越没有闪烁。
50Hz(至少)
额外的重点:
存储器组成框图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 组成原理复习笔记 组成 原理 复习 笔记
![提示](https://static.bdocx.com/images/bang_tan.gif)