FPGA实验手册Word格式.docx

FPGA实验手册Word格式.docx

《FPGA实验手册Word格式.docx》由会员分享，可在线阅读，更多相关《FPGA实验手册Word格式.docx（7页珍藏版）》请在冰豆网上搜索。

LED0_B

Bank2_IO18

Bank0_IO1—Bank0_IO19

P1—P19

LED0_C

Bank2_IO17

Bank1_IO0—Bank1_IO19

P25.26.27.28.30.

P31.32.33.35.36.

P46.47.50.51.59.

P60.63.68.69.70

LED0_D

Bank2_IO16

Bank2_IO0—Bank2_IO19

P73.74.76.77.78

P79.80.82.83.84

P85.86.87.89.90

P92.93.95.96.97

LED0_E

Bank3_IO11

Bank3_IO0—Bank3_IO19

P98.99.100.102.103.

P104.105.107.112.113

P116.118.119.122.123

P129.130.131.132.135

LED0_F

Bank3_IO10

MCLK0

P124

LED0_G

Bank3_IO9

UART_CLK

P127

LED0_DP

Bank3_IO8

UART0_RX

P140

LED1_A

Bank3_IO7

LED1_B

Bank3_IO6

LED1_C

Bank3_IO5

LED1_D

Bank3_IO4

LED1_E

Bank3_IO15

LED1_F

Bank3_IO14

LED1_G

Bank3_IO13

LED1_DP

Bank3_IO12

SW2

Bank1_IO0

SW3

Bank1_IO1

SW4

Bank1_IO2

SW5

Bank1_IO3

SW6

Bank1_IO4

SW7

Bank1_IO5

SW8

Bank1_IO6

SW9

Bank1_IO7

芯片编程：

生成二进制编程文件下载到芯片中，也就是所谓的硬件编程和下载，是FPGA的最后一步。

2什么是ISE软件？

它能实现什么功能？

ISE是使用XILINX的FPGA的必备的设计工具，它可以完成FPGA开发的全部流程，包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等，功能非常强大。

我们使用的XilinxISE10.1版本可以实现

1）设计输入（DesignEntry）

2）仿真（Simulation）

3）逻辑综合（Synthesis）

4）实现（Implementation）

5）下载（Download）

这五个功能，同时它也是对FPGA进行开发时的五个步骤。

3我们要用FPGA开发板来实现什么逻辑器件？

每个小组有四个开发板，它们可以通过将接口连为一体来组成一个系统，并且与ＰＣ机相连来下载控制代码。

四个开发板构成的系统应完成如下分工：

一块模拟CPU实现控制功能；

一块模拟总线数据传输功能；

一块模拟键盘完成对操作进行输入功能；

一块模拟外设完成受控过程，主要为LED灯的亮灭过程。

【实验内容与步骤】

1新建工程：

打开“XilinxISE10.1”，单击右上角“File”，选择“NewProject”，然后选择工程储存地址及工程命名。

点击“next”，进行芯片设置和操作设置，选择芯片系列，实验中使用芯片Spartan3，然后在下面选择芯片型号—IC3S50（可以在开发板上读到），接下来选择封装形式TQ144，表示开发板有144个管脚。

随后，进行操作设置。

首先选择顶层文件类型——HDL，然后选择综合工具——XST（verilog/VHDL），接下来选择仿真类工具——modelsim，最后选择描述语言——verilog，确认无误后点击下一步（会出现几个确认对话框），工程即建立完成。

2添加源文件：

点击“project”，新建源文件。

源文件类型很多，包括IP-core，原理图，状态图，verilog模块，verilog测试模块及VHDL模块等，实验中主要用到verilog模块。

然后进入到输入输出管脚定义窗口，可以跳过在程序代码中定义。

3程序编写：

在编辑栏中选择语言，即可选择语言模块，可以向程序中直接添加使用。

程序编写完成后，进行保存。

4软硬件结合IO口设定：

在界面左半部分单击源文件名，界面左下方就会出现我们可以对源文件进行的操作，用户设定中包括IO口设定，可以实现将程序中的输入输出与开发板上的IO口一一对应起来。

确认设定后在弹出的界面中选择左下角的标签，出现的方形即开发板，其边缘的小方形和圆圈共有144个，对应144个IO口，其中彩色的方形为不能操作的IO口，白色的小圆圈是可以操作的IO口。

此时，我们需要用到前面的管脚约束表。

按照视频的操作对输入输出口进行对应时，只能选择白色的小圆圈放置。

5实现：

包括三个步骤：

翻译，映射和布局布线，都是可以自动完成的，出现绿色的对号标志，即表示一个步骤已顺利完成。

6芯片编程：

点击芯片编程，软件也会自动完成该步骤。

7程序下载：

完成上述6个步骤后，系统会自动生成一个.bit文件，即为我们需要下载到开发板上的文件。

开发板上有两块芯片，位于中间的为FPGA芯片，位于角落的为PROM只读存储器芯片，开发板上电时其中是没有程序的。

因此我们下载时面临两种情况，第一是快速下载，直接下载到FPGA。

第二种是首先将.bit文件转换为.mcs文件，再下载到存储器。

法一快速下载：

双击impact，点击finish,然后两块芯片会都出现在屏幕上，绿色的表示当前选中，为FPGA,打开.bit文件，即可将程序关联到FPGA板上，在FPGA芯片上点击右键，单击程序，出现“programsucceeded”说明下载程序。

法二下载到只读存储器：

在右边窗口选择“generatetarget”，在弹出的窗口中选择PROM，MCS格式，随后选择只读存储器型号F02S，点击add，随后双击关联impact，在第一个对话框中点击past，当存储器芯片变成绿色时，即可向存储器中下载程序。

三个板子代码分别如下：

modulekey_board（datain,dataout,clk

）;

input[0:

7]datain;

inputclk;

output[0:

7]dataout;

reg[0:

always@（posedgeclk）

begin

dataout=datain;

end

endmodule

moduleled（datain,dataout,clk

modulecontrol（datainout,rd,clk

inout[0:

7]datainout;

outputrd;

7]data;

reg[32:

0]cnt;

reg[7:

0]inout_reg;

assigndatainout=（rd）?

inout_reg:

8'

bz;

always@（posedgeclk）cnt<

=cnt+1;

assignrd=cnt[22];

always@（rd）

begin

if（!

rd）

begin

case（datainout）

8'

b0000_0001:

begindata=8'

b1111_1100;

end

b0000_0010:

b0110_0000;

b0000_0100:

b1101_1010;

b0000_1000:

b1111_0010;

b0001_0000:

b0110_0110;

b0010_0000:

b1011_0110;

b0100_0000:

b1011_1110;

b1000_0000:

b1110_0000;

endcase

else

inout_reg=data;

moduleBus（clk,rd,dinout_ctrl,dinout_kyb,dinout_led）;

inputclk;

inputrd;

//rd低电平有效，！

rd为写

inout[7:

0]dinout_ctrl;

0]dinout_kyb;

0]dinout_led;

reg[7:

0]inout_ctrl_reg;

0]inout_led_reg;

assigndinout_ctrl=（!

rd）?

inout_ctrl_reg:

assigndinout_led=（rd）?

inout_led_reg:

always@（posedgeclk）begin

if（!

rd）

inout_ctrl_reg<

=dinout_kyb;

else

inout_led_reg<

=dinout_ctrl;

endmodule

管脚配置图如下：

KEY_BOARD

CLK:

124

DATAIN:

（25/26/27/28/30/31/32/33）

DATAOUT:

（141/1/2/4/5/6/7/8）

LED

（97/96/95/93/118/116/113/112）

CONTROL

DATAINOUT（97/96/95/93/92/90/89/87）

RD（86）

BUS

dinout_ctrl:

（98/99/100/102/103/104/105/107）

dinout_kyb:

（70/69/68/63/60/59/51/50）

dinout_led:

（97/96/95/93/92/90/89/87）

rd:

（112）