简易逻辑分析仪的设计文档格式.docx

简易逻辑分析仪的设计文档格式.docx

《简易逻辑分析仪的设计文档格式.docx》由会员分享，可在线阅读，更多相关《简易逻辑分析仪的设计文档格式.docx（36页珍藏版）》请在冰豆网上搜索。

关键字：

数字信号发生器逻辑分析仪

D/A转换器示波器存储深度

Abstract

Thesystemiscomposedoftwoparts,thesimplelogicalanalyzerandadigitalsignalgeneratorwhosevaluecanbepreseted

Thesignalgeneratoriscontrolledby51sianal-chipmicrocomputer,andcanbothgeneratea8bitsignalseriesandaCLKsigal..Oneofthevoltagecanbeadjustedbetween0vand5v.AlltheparametersbeingreferredwillbedisplayedintheLiquid-crystaldisplayCA1602A,forwhichisveryconvenience.

Thesimplelogicalanalyzeradoptsthewaytwosianal-chipmicrocomputersworkstogether.Onemicrocomputercontrollstheinput,datastorage,datadisplayandtheestablishmentofthedata,andtheanotheronecontrollstheD/AconvertertodisplaythesignalfigureintheOscilloscope.Thetwoofthecomputerscommunicateswitheachotherintheseriesway.AlsowedisplaythewavethrougrXYscanningway.TheSaw-toothwavesignalintheXchannelisforgedintheD/Aconverter.Becausethe8groupssignalswillbediaplayedsimultaneously,thevoltageontheYwillbeequalledwiththesumsofthereferencevoltage,thetimeindicesignalandthesigalswhichwillbumeasured.Withthehelpofthesoftware,the8groupssignalswillbedisplayedstablely,alsothetimeinducelineandthetriggerpositionwillbeshowedintheOscilloscope.

Inthissystem,thedatasamplingistriggedbytrigger-words.Fortheusingofthethreshholdvoltageadjustmentcircuitinthesignalsamplingcircuits,logicallevelbetween1.25vand4vwillbesampled,andthestoragedepthachieves24bit,and8groups24bitsignalwillbedisplayedintheOscilloscopesimultaneously.

Keywords:

digitalsignalgeneratorlogycalanalyzerD/Aconverter

oscilloscopestoragedepth

第一章绪论

1.1选题的目的和意义

随着集成电路技术的发展和计算机的应用，数字系统的实现方法也经历了由分立元件、小规模、中规模到大规模、超大规模，直到今天的专用集成电路（ASIC），然而其调试和检测也越来越复杂。

逻辑分析仪作为电路设计的重要检测工具在现代电路设计中也发挥着越来越重要的作用。

本人选《简易逻辑分析仪的设计》这个课题有如下目的和意义：

1、通过查阅资料了解当前行业前沿的设计思路和当今逻辑分析仪的现状和未来的发展方向；

2、培养自己根据要求建立方案并对方案进分析和证论的能力以及自己的计算、和绘图能力；

3、培养自己分析问题，灵活应用所学知识解决问题并将所学的知识与现实相联系的能力；

4、培养自己通过利用各种渠道获取自己所需知识信息的能力；

5、提高自己科技论文写作方面的能力；

6、本设计作品可用于实验室中对电路进行简单的测试，同时避免了花费大比资金购买专用的逻辑分析仪，节约了资本。

1.2逻辑分析仪的基本组成原理

逻辑分析仪是一种类似于示波器的波形测试设备，它可以监测硬件电路工作时的逻辑电平（高或低），并加以存储,用图形的方式直观地表达出来，便于用户检测,分析电路设计（硬件设计和软件设计）中的错误，逻辑分析仪是设计中不可缺少的设备，通过它，可以迅速地定位错误，解决问题，达到事半功倍的效果。

逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要的作用在于时序判定。

由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压（逻辑1和0），因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High与Low之间形成数字波形。

逻辑分析仪按照其工作特点,可以分为逻辑状态分析仪和逻辑定时分析仪两类,它们的组成原理基本相同,区别主要是数据的采集方式及显示方式有所不同。

逻辑状态分析仪主要用于系统的软件分析，它在被测系统的时钟控制下进行数据采集,检测被测信号的状态,并用0和1，助记符或映射图等方式显示.逻辑定时分析仪主要用于信号逻辑时间关系分析,一般用于硬件测试。

它在自身时钟的作用下,定时采集被测信号状态,以伪方波等形式显示出来以进行观察分析。

目前的逻辑分析仪一般同时具有状态分析和定时分析能力.根据硬件设备设计上的差异，目前市面上逻辑分析仪大致上可分为独立式（或单机型）逻辑分析仪和需结合电脑的PC-based卡式虚拟逻辑分析仪。

独立式逻辑分析仪是将所有的测试软件、运算管理元件以及整合在一台仪器之中；

卡式虚拟逻辑分析仪则需要搭配电脑一起使用，显示屏也与主机分开。

逻辑分析仪的种类繁多,在通道数量,分析速率,存储深度,触发方式及显示方式等各方面各不相同,但其基本组成结构是相同的.它主要包括数据捕获和数据显示两大部分.由于数字系统的测试,一般要观察较长时间范围的信号间逻辑关系或较长的数据流,才能进行分析,逻辑分析仪一般采用先进行数据捕获并存储数据,然后进行数据显示并观察分析.数据捕获部分包括信号输入,采样,数据存储,触发产生和时钟电路等.外部被测信号送到信号输入电路,与门限电平进行比较通过比较器整形为符合逻辑分析仪内部逻辑电平的信号（如TTL电平）.采样电路在时钟控制下对信号进行采样,采样获得的数据流送到触发产生电路进行触发识别,根据数据捕获方式,在数据流中搜索特定的数据字（触发字）,当搜索到符合条件的触发字时,就产生了触发信号。

数据存储电路在触发信号的作用下进行相应的数据存储控制,而时钟电路可以选择外时钟或内时钟作为系统的工作时钟。

数据捕获完成后,由显示控制电路将存储的数据以适当方式显示出来,以便对捕获的数据进行观分析。

1．3逻辑分析仪的主要技术指标及发展趋势

根据逻辑分析仪的功能特点,衡量逻辑分析仪性能的主要技术指标有定时分析最大速率,状态分析最大速率,通道数,存储深度（每个通道可以存储的数据位数）出发方式,输入信号最小幅度,输入门限变化范围以及毛刺捕获能力等。

大规模集成电路和计算机技术的飞速发展,对逻辑分析仪提出了更高的要求。

逻辑分析仪的性能在不断提高,以适应数字系统测试的需要。

早期的逻辑分析仪测试速度慢,功能简单,而且定时分析仪与状态分析仪分属两中仪器。

由于计算机和集成电路技术的发展,人们把定时分析与状态分析结合在一起,以便于计算机系统的软硬件分析。

而且逻辑分析仪的分析速率,通道数,存储深度等技术指标也在不断提高.逻辑分析仪除了不断提高主要技术指标,其功能也在不断完善.如加强数据处理分析功能,不仅能进行反汇编代码显示,有的还可以进行高级语言的源程序显示;

采用时间直方图检测程序各模块的执行时间,分析程序效率;

用地址直方图监测程序模块活动情况,分析系统资源利用率。

逻辑分析仪的另一个发展趋势是与时域测试仪器示波器的结合。

随着数字系统的速度加快以及结构的复杂化,单纯的逻辑分析仪已难以找出故障原因,此时要通过信号的混合分析才能完成故障诊断。

混合信号分析,要求对信号进行逻辑分析的同时,对信号的波形细节进行观察,逻辑分析仪只能进行逻辑时序分析,示波器能观察波形,单独的逻辑分析仪或示波器都不能完成混合信号分析。

这时可以将两者集成在一起构成混合信号分析仪,以实现更强的测试分析能力.同时逻辑分析仪也向逻辑分析系统的方向发展和多用途方向发展。

第二章方案论证与比较

本题目实际由数字信号发生器和逻辑分析仪两个相对独立的部分组成，在这里也对它们进行分别介绍：

2.1数字信号发生器模块

一、信号发生模块

根据题目要求，可以采用以下几种方案来实现循环移位序列：

1、方案一：

采用555定时器和可预置移位寄存器。

用74LS194A接成8位可预置循环移位寄存器，方波发生器提供一时钟信号给移位寄存器，预置数用8个波段开关接入，这样就可以产生循环移位序列。

此方案简单可靠，但硬件复杂，不易扩展。

2、方案二：

用PC通过软件编程可以从并行口输出信号波形，不需要硬件电路，且设计灵活，但是不适合本毕业设计的要求，并且PC体积大，携带不方便。

3、方案三：

采用中规模FPGA，使用VHDL语言设计移位寄存器。

此方案可以实现精确定时产生信号，且信号频率可调，体积小,但其显示电路占用资源多，这样设计出来的电路系统将大且复杂。

4、方案四：

采用一片89C51单片产生波形序列。

用单片机产生数字信号，设计简单，设置灵活，，并且易扩展其他功能，并且我们学过单片机，对于这方面的知识，有一定基础，用此方案来实现8路循环移位信号，既复习了以前学过的知识，又锻炼了自己的能力。

综合分析上述各方案，比较其优缺点，包括灵活性、可靠性、可扩展性和易操作性，所以选用方案四。

二、信号检测模块

信号检测模块主要用来提高输入阻抗，设置逻辑电平的门限电压。

采用比较器实现。

手动调节门限电压，利用可调电阻器调节每路输入比较器的参考电压，从而改变门限电压。

利用D/A实现门限电压的调节，将D/A输出的电压作为比较器的参考电压，从而改变门限电压。

对于方案一，这种方法比较直接，但是实际调节起来却比较繁琐，而且在没有仪表指示的情况下很难做到准确调节；

方案二能比较容易控制门限电压，且有四个D/A转换器集成的芯片LM339可以应用，接线也比较方便，所以选用方案二。

2.2逻辑分析仪模块

要实现本题目的基本要求，主要实现数据采集存储和控制示波器显示的功能。

其中数据采集功能要求可采集8路信号，存储深度选择为24位，数据量为24×

8=24bytes,对于一般的单片机系统很容易实现。

对于显示功能，要求用示波器显示清晰稳定的8路数字波形，再包括额外的时间标线和触发点的显示，则共需要、9个通道。

对于示波器来说，为了显示的波形清晰稳定，一般要求扫描的刷新频率ｆ＞25Hz。

每显示一路信号，需要沿X轴扫描24个位，设定每个位需要显示10个点，则显示一个通道需要24×

10个点。

同时显示9通道的数字波形，则共显示24×

9=216个位，216×

由此可知，扫描一个点所需的时间为：

1秒/（25祯*24位*9通道*10点）=18.5微秒/点。

对于采用12MHz晶振的单片机来说，仅能执行大约15条指令。

如果数据采集存储和控制显示功能由同一单片机来实现，处理起来十分困难。

即使是24兆的单片，也只能执行30条左右而已。

因而若用单MCU来实现，则须用更高性能的单片来实现。

因此只用一片普通51单片来实现是不现实的。

针对以上分析，提出以下方案：

采用高性能单CPU系统实现，比如32位的ARM芯片作为控制系统核心。

该方案框图如图2.1：

图2.1应用高性能CPU实现的系统框图

如果采用此方案，可以很好的解决同时采样和控制显示的功能，但是ARM系统设计调试复杂，且由于作者本人知识的局限性，不能很好的应用该方案实现系统设计，在此仅提出一种设想。

所以不宜采用此方案。

针对分析中提出的问题，我们也可以采用两片普通51单片机来实现系统设计，一片51实现数据采集，存储；

另一片51实现控制示波器实时显示功能，两片51之间采用串行通信来解决数据通信问题，这样的方案可以满足题目提出的设计要求。

系统框图如图2.2：

图2.2采用双单片机实现的系统框图

采用大规模FPGA来实现系统,

采用FPGA来实现相应功能，一般是使用状态机方式来实现，即所解决的问题都是规则的有限状态转换问题。

分析本题目的要求，可以看出，其中的逻辑控制灵活多变，适合于采用程序控制的cpu执行方式，如使用FPGA来实现，大部分的资源会消耗用来控制键盘和显示等辅助功能，用在主逻辑控制方面的资源相对比较少。

另外，此种规模PLD系统设计复杂，容易出错。

此方案系统框图如图2.3：

图2.3采用FPGA实现的系统框图

综合分析上述各方案，比较其优缺点，包括灵活性、可靠性、可扩展性和易操作性，所以选用方案二。

第三章信号发生器实现方案

3.1硬件组成

硬件结构框图如图3.1：

图3.1信号发生器硬件结构框图

信号发生器由3个小模块构成

1、输出滞留稳压电源模块

电路图如图3.2：

图3.2稳压电路原理图

本模块主要完成对个电路供电的功能，主要由电源变压器、桥式整流器、电容滤波器、三端集成稳压器等组成。

其作用是将交流电转换为平稳的直流电，核心部分是整流电路和稳压电路。

电源变压器将交流220V电压变为7.5V交流电，经由桥式电路全波整流作用以后，得到脉动直流电，经C1滤波后得到9V的直流电，电容器C3为三端稳压器W7805的输入端补偿电容，其作用是消除输入端引线过长引起的自激振荡，抑制电源的高频干扰，安装时尽量靠近集成稳压器，C5、C7为输出端补偿电容，以改善输出瞬态响应。

2、信号发生器模块

连接原理图如图3.3所示:

图3.3信号发生器电路原理图

采用89C51产生逻辑循环序列信号，由P0口输出，即Q0--Q7的八路信号输出。

输出序列信号由T0计数器溢出中断产生，采用方式1。

MAX813L具有上电复位、Watchdog输出、掉电电压监视、手动复位四大功能。

WDI（WatchdogInput）主要是作为Watchdog计数器重定用的。

在1.6秒内若CPU不触发复位看门狗定时器，则WDO（WatchdogOutput）将输出低电平。

复位电路分为手工复位与上电复位。

上电复位用比较器产生触发信号触发触发器，以此产生复位信号。

同时，对时基产生的脉冲进行定时，当复位时间达140毫秒时，Reset发生器产生一脉冲使复位信号无效。

上电复位时，只要电压低于4.63V，复位信号Reset就有效；

当电源电压超过4.63V时，Reset信号仍将继续保持140毫秒左右，以保证CPU复位可靠后无效。

手动复位时，MR（ManualReset）接地时间不小于150纳秒，则可产生一个手动复位过程。

即在复位端产生140毫秒的有效复位信号（高电平有效）。

若将WDO端与MR连接，则可组成上电复位及看门狗复位电路。

MAX813L各管脚功能如表3.1所示：

管脚

MR_

VCC

GND

PF1

PFO_

WDI

N.C.

RESET_

WDO_

RESET

功能

手动复位输入

电源

接地

掉电电压监视

输出电压监视

看门狗输入

无连接

复位

看门狗输出

表3.1MAX813L各管脚功能

3、显示部分

液晶显示选用CA1602A,LCD显示数据输出接P1口。

液晶显示内容第一行为标题信息，第二行开始的8位0、1数字是循环输出的逻辑信号序列，接着输出的是信号的频率值。

CA1602ALCD管脚功能列表如表3.2：

1

2

3

4

5

6

7-14

15

16

名称

VSS

VD

RS

R/W

E

DB0-DB7

LED_A

LED_K

电源地

液晶显示偏压信号

H:

数据

L:

命令字

读

写

使能端

背光源正极

背光源负极

表3.2CA1602ALCD管脚功能列表

3.2软件组成

1、流程图：

程序流程图如图3.3所示。

图3.3信号发生器程序流程图

2、软件说明：

在初始化部分，其频率值F的具体计算如下所示：

100HZ信号的周期为：

1/100=0.01S=10000VS

12MHZ的单片机机器周期为：

12/12=1VS

T0的计数初值：

NUM=65536－10000=55536

输出时钟频率为：

F=100HZ，则一个时钟周期循环输出8位序列中的一位。

要输出较为精确的频率，用计算到的常数进行循环产生脉冲，并按执行实际情况适当进行调整计数初值，使实际周期准确。

第四章简易逻辑分析仪方案实现

4.1结构组成

本分析仪由数据采集存储和控制显示两部分构成：

数据采集存储模块由信号输入电路、89C51单片机、小键盘和液晶显示模块组成；

逻辑状态与波形显示模块由D/A变换器（TLC7226）和89C51构成。

两模块之间采用串行通信方式。

结构框图如图4.1所示：

图4.1简易逻辑分析仪结构框图

框图解释：

首先，通过键盘和LCD进行人机交互，设置相应的阈值信息和触发信息，然后MCU1通过串行通信把这些控制信息传给MCU2，由MCU2控制D/A转换器产生阈值电压，该电压作为电压比较器的基准电压，与8位循环移位数字信号进行比较，产生数字信号到MCU1，该单片机把采集到的数据存储起来，然后通过串行通信把数据传给MCU2，MCU2把这些数据经过拼装整理以后，在示波器上显示出来。

4.2数据采集和存储部分

此部分对应框图中的MCU1、电压比较器、键盘和LCD液晶显示

1、输入电路：

八路输入信号通过电压比较器LM339和D/A转换器TLC7226提供的基准电压作比较后，作为存储单片的输入，8路信号接入LM339同相输入端，可以获得较大阻抗。

LM339集成块内部装有四个独立的电压比较器，该电压比较器的特点是：

1）失调电压小，典型值为2mV；

2）电源电压范围宽，单电源为2-36V，双电源电压为±

1V-±

18V；

3）对比较信号源的内阻限制较宽；

4）共模范围很大；

5）差动输入电压范围较大，大到可以等于电源电压；

6）输出端电位可灵活方便地选用。

其引脚图如图4.2：

图4.2LM339引脚图

2、触发和存储原理：

本部分功能主要依靠51单片机来实现。

根据题目要求，对逻辑信号的采集我们采用触发字来触发的方式。

触发字又分单级触发字和三级触发字两种，单级触发字的预置依靠小键盘输入实现。

当单片机采集到的状态字和用户所提供的触发字8位逻辑状态完全一致时，开始一次数据采集，连续采集24位，然后存储到显示缓冲区中，这样每个显示通道的存储深度为24bit；

对于三级触发字方式，设定从外部采两位的状态，连续取三次，都和我们设定的两位逻辑状态一样的情况下，将进入3级触发采集状态，开始采集。

采集完24位数据后，存储起来。

为了同时显示8路信号，所以数据送去显示前要把采集到的数据进行拼装处理，把采集到的24个字节排列成适合显示的8通道数据组合，每一通道存放从同一输入端口采集到的24BIT信息即组合形成8个存储深度为24BIT的数据显示通道，这样就可以把数据依次送到示波器上按行扫描显示。

4.3逻辑状态与波形显示部分

此部分对应框图中的MCU2、D/A转换器和示波器。

本部分的主要难点集中在示波器显示控制上，我们先对示波器的显示方法进行分析讨论：

1、显示方法分析：

要能同时在示波器上看到8路信号波形，模拟示波器需要用外接扫描信号方式工作示波器上显示数字信号发生器的8路信号和1路触发点位置标识，共需9个通道。

同时显示这9个通道的信号，需要采用动态扫描的方法：

借助9个不同的基准电压，使显示的9路波形分别处在不同的位置上，即把要在示波器上显示的信号电平Qi+Vi偏置电平（i=0～7）加与示波器Y轴输入端。

X轴输入则是由TLC7226提供的线性锯齿波。

显示的信号电平Qi+Vi其叠加效果如图4.3的Y++所示：

图4.3信号电平Qi+Vi叠加效果图

具体扫描方式有三种方案可供选择：

（1）按行扫描方式，X用外触发方式，扫描10次扫完一屏。

Ｘ要外接线性的锯齿波信号，Ｙ和上述说明中没有变化。

按行扫描送的数据是把数据采集存储24BIT深度后，把Q0--Q7的数据串行送到示波器，即先送Q0的24BIT,再依次送Q1--Q7的24BIT,扫完一屏要送9次（还有时标数据）。

时标的扫描方法：

扫描光标是单独进行的一行扫描。

我们在扫描光标亮点的时候，给Ｘ提供一个小平台电压，这样扫描光点在平台电压的持续时间内水平方向不移动，而与此同一时间，Ｙ方向上快速扫描，形成一竖直的时标线。

这样X轴的电压是带一个小平台的锯齿波。

（2）按行扫描方式，X用外触发方式，扫描9次扫完一屏，X、Y接法和方案一一样。

此扫描方法没有单独去实现时标的显示扫描，时标的扫描显示通过将时标分成9次显示分别在各频道的扫描显示中打点显示，由于一屏的扫描时间为（1/25）S,眼睛是觉察不到时标的分段显示过程的。

这样也可