计算机组成原理期末考试试题及答案五套资料Word文档下载推荐.docx

计算机组成原理期末考试试题及答案五套资料Word文档下载推荐.docx

《计算机组成原理期末考试试题及答案五套资料Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《计算机组成原理期末考试试题及答案五套资料Word文档下载推荐.docx（40页珍藏版）》请在冰豆网上搜索。

C．动态微程序；

D．微程序。

11．隐指令是指______。

A．操作数隐含在操作码中的指令；

B．在一个机器周期里完成全部操作的指令；

C．指令系统中已有的指令；

D．指令系统中没有的指令。

12．当用一个16位的二进制数表示浮点数时，下列方案中第_____种最好。

A．阶码取4位（含阶符1位），尾数取12位（含数符1位）；

B．阶码取5位（含阶符1位），尾数取11位（含数符1位）；

C．阶码取8位（含阶符1位），尾数取8位（含数符1位）；

D．阶码取6位（含阶符1位），尾数取12位（含数符1位）。

13．DMA方式______。

A．既然能用于高速外围设备的信息传送，也就能代替中断方式；

B．不能取代中断方式；

C．也能向CPU请求中断处理数据传送；

D．内无中断机制。

14．在中断周期中，由______将允许中断触发器置“0”。

A．关中断指令；

B．机器指令；

C．开中断指令；

D．中断隐指令。

15．在单总线结构的CPU中，连接在总线上的多个部件______。

A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；

B．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；

C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；

D．可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。

16．三种集中式总线控制中，______方式对电路故障最敏感。

A．链式查询；

B．计数器定时查询；

C．独立请求；

17．一个16K×

8位的存储器，其地址线和数据线的总和是______。

A．48；

B．46；

C．17；

D．22．

18．在间址周期中，______。

A．所有指令的间址操作都是相同的；

B．凡是存储器间接寻址的指令，它们的操作都是相同的；

C．对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的；

19．下述说法中______是正确的。

A．EPROM是可改写的，因而也是随机存储器的一种；

B．EPROM是可改写的，但它不能用作为随机存储器用；

C．EPROM只能改写一次，故不能作为随机存储器用；

D．EPROM是可改写的，但它能用作为随机存储器用。

20．打印机的分类方法很多，若按能否打印汉字来区分，可分为______。

A．并行式打印机和串行式打印机；

B．击打式打印机和非击打式打印机；

C．点阵式打印机和活字式打印机；

D．激光打印机和喷墨打印机。

二、填空（共20分，每空1分）

1．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：

最大正数为，最小正数为

，最大负数为，最小负数为。

2．指令寻址的基本方式有两种，一种是寻址方式，其指令地址由给出，另一种是寻址方式，其指令地址由给出。

3．在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。

则加法器流水线的时钟周期至少为。

如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为。

4．一个浮点数，当其尾数右移时，欲使其值不变，阶码必须。

尾数右移1位，阶码。

5．存储器由m（m＝1，2，4，8…）个模块组成，每个模块有自己的和

寄存器，若存储器采用编址，存储器带宽可增加到原来的________倍。

6．按序写出多重中断的中断服务程序包括、、、

和中断返回几部分。

三、名词解释（共10分，每题2分）

1．微操作命令和微操作

2．快速缓冲存储器

3．基址寻址

4．流水线中的多发技术

5．指令字长

四、计算题（5分）

设机器数字长为8位（含1位符号位），设A＝

，B＝

，计算[A

B]补，并还原成真值。

五、简答题（共20分）

1．异步通信与同步通信的主要区别是什么，说明通信双方如何联络。

（4分）

2．为什么外围设备要通过接口与CPU相连？

接口有哪些功能？

（6分）

六、问答题（共15分）

1．设CPU中各部件及其相互连接关系如下图所示。

图中W是写控制标志，R是读控制标志，R1和R2是暂存器。

（8分）

（1）假设要求在取指周期由ALU完成（PC）+1→PC的操作（即ALU可以对它的一个源操作数完成加1的运算）。

要求以最少的节拍写出取指周期全部微操作命令及节拍安排。

（2）写出指令ADD#α（#为立即寻址特征，隐含的操作数在ACC中）在执行阶段所需的微操作命令及节拍安排。

2．DMA接口主要由哪些部件组成？

在数据交换过程中它应完成哪些功能？

画出DMA工作过程的流程图（不包括预处理和后处理）

七、设计题（10分）

设CPU共有16根地址线，8根数据线，并用

作访存控制信号（低电平有效），用

作读写控制信号（高电平为读，低电平为写）。

现有下列芯片及各种门电路（门电路自定），如图所示。

画出CPU与存储器的连接图，要求：

（1）存储芯片地址空间分配为：

最大4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，最小16K地址空间为用户程序区；

（2）指出选用的存储芯片类型及数量；

（3）详细画出片选逻辑。

（1）主存地址空间分配：

6000H～67FFH为系统程序区；

6800H～6BFFH为用户程序区。

（2）合理选用上述存储芯片，说明各选几片？

（3）详细画出存储芯片的片选逻辑图。

计算机组成原理试题答案

（一）

一、选择题（共20分，每题1分）

1．C2．C3．B4．B5．A6．B7．C

8．C9．C10．A11．D12．B13．B14．D

15．B16．A17．D18．C19．B20．C

1．A．A．2127（1-2－23）B．2－129C．2－128（-2－1-2－23）D．-2127

2．A．顺序B．程序计数器C．跳跃D．指令本身

3．A．90nsB．280ns

4．A．A．增加B．加1

5．A．地址B．数据C．模mD．m

6．A．保护现场B．开中断C．设备服务D．恢复现场

1．微操作命令和微操作

答：

微操作命令是控制完成微操作的命令；

微操作是由微操作命令控制实现的最基本操作。

2．快速缓冲存储器

快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。

只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。

3．基址寻址

基址寻址有效地址等于形式地址加上基址寄存器的内容。

4．流水线中的多发技术

为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。

5．指令字长

指令字长是指机器指令中二进制代码的总位数。

四、（共5分）

计算题答：

[A+B]补＝1.1011110，A+B＝（-17/64）

[A-B]补＝1.1000110，A-B＝（35/64）

1．（4分）答：

同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。

后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。

不互锁方式通信双方没有相互制约关系；

半互锁方式通信双方有简单的制约关系；

全互锁方式通信双方有完全的制约关系。

其中全互锁通信可靠性最高。

2．（6分，每写出一种给1分，最多6分）

外围设备要通过接口与CPU相连的原因主要有：

（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。

（2）I/O设备种类繁多，速度不一，与CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。

（3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。

（4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。

（5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。

（6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。

可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。

4．（5分）答：

（1）根据IR和MDR均为16位，且采用单字长指令，得出指令字长16位。

根据105种操作，取操作码7位。

因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器，因此取2位寻址特征，能反映四种寻址方式。

最后得指令格式为：

7

2

OP

M

AD

其中OP操作码，可完成105种操作；

M寻址特征，可反映四种寻址方式；

AD形式地址。

这种格式指令可直接寻址27=128，一次间址的寻址范围是216=65536。

（2）双字长指令格式如下：

AD1

AD2

其中OP、M的含义同上；

AD1∥AD2为23位形式地址。

这种格式指令可直接寻址的范围为223=8M。

（3）容量为8MB的存储器，MDR为16位，即对应4M×

16位的存储器。

可采用双字长指令，直接访问4M存储空间，此时MAR取22位；

也可采用单字长指令，但RX和RB取22位，用变址或基址寻址访问4M存储空间。

六、（共15分）问答题

1．（8分）答：

（1）由于（PC）+1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到（PC）+1，结果送至与ALU输出端相连的R2，然后再送至PC。

此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：

T0PC→MAR，1→R

T1M（MAR）→MDR，（PC）+1→R2

T2MDR→IR，OP（IR）→微操作命令形成部件

T3R2→PC

（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：

T0Ad（IR）→R1；

立即数→R1

T1（R1）+（ACC）→R2；

ACC通过总线送ALU

T2R2→ACC；

结果→ACC

2．（7分）答：

DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。

在数据交换过程中，DMA接口的功能有：

（1）向CPU提出总线请求信号；

（2）当CPU发出总线响应信号后，接管对总线的控制；

（3）向存储器发地址信号（并能自动修改地址指针）；

（4）向存储器发读/写等控制信号，进行数据传送；

（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；

（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。

DMA工作过程流程如图所示。

七、设计题（共10分）

（1）主存地址空间分配。

（2分）

A15…A11…A7……A0

最大4K2K×

8位ROM2片

相邻4K4K×

4位RAM2片

最小16K8K×

8位RAM2片

（2）根据主存地址空间分配

最大4K地址空间为系统程序区，选用2片2K×

8位ROM芯片；

（1分）

相邻的4K地址空间为系统程序工作区，选用2片4K×

4位RAM芯片；

最小16K地址空间为用户程序区，选用2片8K×

8位RAM芯片。

（3）存储芯片的片选逻辑图（5分）

计算机组成原理试题

（二） 

一、选择题 

（共 

20题，每题1分， 

共 

20 

分） 

1. 

在下列机器数___B___中，零的表示形式是唯一的。

A．原码 

B．补码 

C．反码 

D．原码和反码 

2. 

CRT的分辨率为1024×

1024，颜色深度为8位，则刷新存储器的存储容量是___B___。

A．2MB 

B．1MB 

C．8MB 

D．1024B 

3. 

在定点二进制运算器中，减法运算一般通过___D___来实现。

A．原码运算的二进制减法器 

B．补码运算的二进制减法器 

C．补码运算的十进制加法器 

D．补码运算的二进制加法器 

4. 

在指令的地址字段中，直接指出操作数本身的寻址方式，称为___B___。

A. 

隐含寻址 

B. 

立即寻址 

C. 

寄存器寻址 

D. 

直接寻址 

5. 

信息只用一条传输线 

，且采用脉冲传输的方式称为__A____。

A.串行传输 

B.并行传输 

C.并串行传输 

D.分时传输 

6. 

和外存储器相比，内存储器的特点是___C___。

A．容量大、速度快、成本低 

B．容量大、速度慢、成本高 

C．容量小、速度快、成本高 

D．容量小、速度快、成本低 

7. 

CPU响应中断的时间是___C___。

A．中断源提出请求 

B．取指周期结束 

C．执行周期结束。

8. 

EPROM是指___C___。

读写存储器 

只读存储器 

可编程的只读存储器 

光擦除可编程的只读存储器 

9. 

下列数中最小的数是__B____。

A．（1101001）2 

B．（52）8 

C．（133）8 

D．（30）16 

10. 

假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是___D___。

A．11001011 

B．11010110 

C．11000001 

D．11001001 

11. 

单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用___C___。

堆栈寻址方式 

立即寻址方式 

C.隐含寻址方式 

间

接寻址方式 

12. 

用于对某个寄存器中操作数的寻址方式称为___C___寻址。

直接 

间接 

寄存器直接 

寄存器间接 

13. 

中央处理器（CPU）包含_C_____。

A．运算器 

B．控制器 

C．运算器、控制器和cache 

D．运算器、控制器和主存储器 

14. 

在CPU中跟踪指令后继地址的寄存器是__B____。

A．主存地址寄存器 

B．程序计数器 

C．指令寄存器 

D．状态

条件寄存器 

15. 

在集中式总线仲裁中，__C____方式响应时间最快。

A．链式查询 

B.计数器定时查询 

C.独立请求 

D.以上

三种相同 

16. 

PCI总线的基本传输机制是__D____。

A．串行传输 

B．并行传输 

C．DMA式传输 

D．猝发式

传输 

17. 

中断向量地址是___B___。

A．子程序入口地址 

B．中断服务子程序入口地址 

C．中断服务子程序出口地址 

D．中断返回地址 

18. 

CD-ROM是___C___型光盘。

A．一次 

B．重写 

C．只读 

19. 

某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是___A___。

A．512K 

B．1M 

C．512KB 

20．一个16K×

32位的存储器，其地址线和数据线的总和是___B___。

A．48 

B．46 

C．36 

D.40 

二、填空题（共 

7 

题，每空1分， 

共20分） 

计算机系统是由______和软件两大部分组成，软件又分为_______和________。

系统总线按传输信息的不同分为地址总线、________、_________三大类。

四位二进制补码所能表示的十进制整数范围是______至______。

半导体SRAM靠______存储信息，半导体DRAM靠______存储信息。

动态RAM的刷新方式通常有_______、________、_______三种。

完整的指令周期包括取指、______、______、_____四个子周期，影响指令流水线性能的三种相关分别是______相关、_______相关和控制相关。

Cache和主存地址的映射方式有__________、__________、_________三种。

三、简答题（共 

2题，每题5分， 

共10分） 

1．什么叫指令？

什么叫指令系统？

一次程序中断大致可分为哪几个阶段？

四、应用题（共 

5 

题，每题10 

分， 

50 

设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？

若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？

由此可得出什么结论？

2．设某机有四个中断源A、B、C、D，其硬件排队优先次序为A,B,C,D，现要求将中断处理次序改为D,A,C,B。

（1）写出每个中断源对应的屏蔽字。

（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。

设每个中断源的中断服务程序时间均为20s。

3.设机器数字长为8位（含一位符号位），若A 

= 

+15，B 

+24，求[A+B]补

和[A-B]补并还原成真值。

某机字长16位，存储字长等于指令字长，若存储器直接寻址空间为128字，变址时的位移量为-64~+63,16个通用寄存器可作为变址寄存器。

设计一套指令格式，满足下列寻址类型的要求。

（1）直接寻址的二地址指令3条；

（2）变址寻址的一地址指令6条；

（3）寄存器寻址的二地址指令9条；

（4）直接寻址的一地址指令13条。

5．设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读，低电评为写）。

现有8片8KX8位的RAM芯片与CPU相连，试回答：

（1）用74138译码器画出CPU与存储芯片的连接图；

（2）写出每片RAM的地址范围；

（3）根据图

（1），若出现地址线A13与CPU断线，并搭接到高电平上,将出现什么后果？

计算机组成原理试题

（二）答案 

B 

D 

A 

C 

20. 

二、填空题 

1.硬件 

系统软件 

应用软件2数据 

地址控制 

3 

+15 

-16 

4.触发器 

电容 

5集中 

分散 

异步 

6间址 

执行 

中断 

结构 

数据 

控制 

7直接映射 

全相连 

组相连 

三、简答题 

1指令是计算机执行某种操作的命令，也就是常说的机器指令。

一台机器中所有机器指令的集合，称这台计算机的指令系统。

2答：

一次程序中断大致可分为五个阶段。

中断请求（1分）中断判优（1分）中断响应（1分）中断服务（1分）中断返回（1分）

四、应用题 

1解：

先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。

计算如下：

时钟周期=1/8MHz=0.125×

10-6 

=125ns 

机器周期=125ns×

2=250ns 

平均指令周期=250ns×

2.5=625ns 

平均指令执行速度=1/625ns=1.6MIPS 

当参数改变后：

机器周期= 

125ns×

4=500ns=0.5µ

s 

平均指令周期=0.5µ

s×

5=2.5µ

平均指令执行速度=1/2.5µ

s=0.4MIPS 

结论：

两个主频相同的机器，执行速度不一定一样。

2 

（1）在中断处理次序改为D 

>

B后，每个中断源新的屏蔽字如表所示。

（5分） 

（2）根据新的处理次序，CPU执行程序的轨迹如图所示（5分） 

3解：

∵ 

+0001111，B 

+24 

+0011000 

∴ 

[A]补 

0,0001111，[B]补 

0,0011000，[-B]补 

1,110100