数字脉搏计设计报告Word文档格式.docx
- 文档编号:19119489
- 上传时间:2023-01-03
- 格式:DOCX
- 页数:19
- 大小:956.20KB
数字脉搏计设计报告Word文档格式.docx
《数字脉搏计设计报告Word文档格式.docx》由会员分享,可在线阅读,更多相关《数字脉搏计设计报告Word文档格式.docx(19页珍藏版)》请在冰豆网上搜索。
2.信号放大电路
这部分电路的功能是将传感器输出的电压信号(仿真用5mV的正弦波输入信号代替)放大,使其可以驱动后续的CMOS数字电路。
此部分电路具体要求为:
①放大倍数为70dB;
②输入阻抗大于107Ω。
考虑到简单的原则,此处利用理想放大器组成我们熟悉的反相比例放大电路。
其原理如下:
电路图如图所示,在理想条件下有Vo=-Vi×
R2/R1。
运放的闭环电压增益为Avf=-R2/R1,输入电阻为Rif=R1。
如果对输入电阻有要求可以先确定R1,再根据放大倍数确定R2。
为了减小输入偏置电流引起的运算误差,在同相输入端应接平衡电阻R3,且R3=R1∥R2。
放大倍数70dB即大约为3000倍,直接利用一级反相比例放大电路在仿真时是可行的。
然而实际运用中,若R1取10kΩ,则R2应取到30MΩ,两者相差过大,考虑真实电阻的误差,可能使放大倍数不准确。
故此处的最终设计采用10×
10×
30的三级放大电路,如下图:
R1直接取10MΩ达到输入阻抗的要求。
基于电路模块化设计的理念,信号放大电路有两个引脚:
In,输入引脚,输入传感器的输出(仿真中接5mV1Hz信号源);
Out,输出引脚,输出放大后信号。
图2-2-1
本部分的仿真结果如下图:
浅色是5mV1Hz信号输入
深色是放大电路信号输出,符合要求。
3.滤波电路
本设计要求通频带为0.5Hz~50Hz,因此需设计滤波电路将通频带以外的信号滤去。
有两种实现办法:
设计一个带通滤波电路。
考虑到带通滤波电路参数计算复杂,且修改不便,未采用此方法。
设计一个高通滤波电路和低通滤波电路,将二者串联实现带通要求。
虽然需要设计两个滤波电路,但是高通滤波电路和低通滤波电路的参数都很容易计算得出,并且连接后修改参数也很容易,此处采用这个办法。
设计图如下:
详细的参数计算过程不再赘述,计算取值结果见上图。
这一部分的电路将与后面的整形电路合在一个模块中,因此滤波电路只有一根输入引脚:
In,接放大电路输入。
下图是滤波电路的幅值伯德图:
可以看到在0.5Hz~50Hz间,信号几乎不衰减。
由于取点间隔,无法直接在0.5Hz处取点。
在503mHz处,衰减为-6.281dB,符合理论计算的结果:
0.5Hz处,衰减(-3dB)+(-3dB)=-6dB。
4.整形电路
输入信号经过放大电路、滤波电路后,信号的幅度、频率都已满足驱动要求,但是其波形仍为正弦波,即模拟量。
因此必须有将模拟量转换成数字脉冲的整形电路。
在设计中,我们采用了熟悉的由555定时器构成的施密特触发器作为整形单元,电路如下页第一张图所示。
芯片的2、6引脚接滤波电路的输出,Out引脚输出最终的整形结果。
整形部分的输入输出关系见下页第二张图所示。
其中浅色为滤波电路的输出,深色为整形电路的输出。
由图可见,整形电路符合要求。
至此,数字脉搏计中的模拟部分已经完成,模拟部分模块间连接见下页第三张图。
5.倍频电路
设计中要求在5或15s内完成脉搏每分钟跳动次数计数功能,而在整形电路中,整形后的信号与原信号的频率是相同的。
因此必须将整形后的信号的频率增大整数倍,以满足在短时间内完成测量任务的要求。
若要在5s内完成测量,需将信号频率加大到12倍;
若要在15s内完成测量,需将信号频率加大到4倍。
设计要求中给出的锁相环芯片型号为CD4046,在Multisim10中没有此芯片的封装,因此不能仿真。
Multisim10中有一款PLL_Virtual的虚拟元件,近似符合要求。
考虑到这个虚拟器件封装内的电源是+5V与-5V,基于PLL_Virtual的可行方案为:
将整形部分的输出信号+5V、0V的单极性信号,延展成+5V、-5V的双极性信号后接入锁相环的鉴相器A端,再将锁相环输出的双极性信号整形为单极性信号后接分频器,分频器输出的单极性信号延展成双击性后接鉴相器B端。
连接后的电路十分复杂,并且不太可靠。
最终在仿真时,倍频电路被简单的信号源直接取代,如下图:
ClkIn引脚接整形电路输出,在此电路中被空置;
Fre接频率控制信号,此电路中通过控制继电器选通信号源输出。
高电平输出4Hz信号,低电平输出12Hz信号;
ClkOut引脚将信号源的信号输出,后面将连接到计数电路中。
6.控制信号电路
计数器在5S、15S内对12倍、5倍频率的信号计数后完成脉搏计数功能。
控制信号电路就是具体实现通知计数器5S、15S长度的功能的电路部分。
此部分电路的设计中,我们走过弯路。
在最初的设计中,为了让电路使用的元件较为简单,采用了555多谐振荡器构成1S时间基准信号+计数器数15或者5个脉冲的结构。
在仿真中,出现过实际计数时间过短的现象。
仔细分析后发现,采用这样的电路有巨大的缺陷,即开始计数的时刻和时间基准脉冲的上升沿不同步。
这导致计数器计到了时基信号5个上升沿就输出了计数停止信号,实际经过的时间肯定小于等于5个时基信号周期。
最终仿真采用的控制信号电路形式简单:
由555定时器构成的单稳态触发器。
电路如下图:
FreSW引脚依旧是选择频率信号输入,通过控制继电器,决定是否将9.1MΩ的电阻短路,从而改变555定时器电路的时间参数达到改变输出高电平时间的目的。
MainSW引脚接主开关(启动)信号,直接负责触发控制信号的输出。
Con引脚输出的即为控制信号,如下图:
图中下方的浅色信号为主开关、启动信号(触发信号),上方深色信号即为输出的控制信号。
此电路的缺点是实际接线中比较困难,最大需要13.651MΩ的电阻:
阻值大,精度要求高,很难实现。
最终接线时,由于可以使用电解电容,C7的容值扩大至100uF,电阻阻值降为136.51kΩ,一举解决该问题。
7.计数译码显示电路
这部分电路主要要完成对方波脉冲计数,将计数结果译码显示出来的功能。
对于这部分电路,有很多方案都可以实现这个功能。
在进行仿真设计时,我们采用了较为熟悉的74系列来实现这一功能,设计图如下:
主要组成是由三个74LS160构成3位十进制计数器,3个4511译码器将对应计数芯片输出译码后驱动对应的七段数码管,三个共阴数码管接地。
这部分电路有四个输入引脚:
Con引脚,接前面控制电路的输出,负责控制计数器,只在Con为高电平时计数;
MainSW引脚,接主开关、启动信号,负责在启动计数的一刻清零计数器;
ClkIn引脚,接倍频电路输出,作为最低位计数器的时钟脉冲;
Pro引脚:
负责控制是否显示计数过程。
设计要求可以选择显示计数过程和不显示计数过程,这个就要求使用译码芯片的锁存功能。
在我们的最初设计中,LE引脚接Con输入引脚即可完成这一功能。
然而仿真时,Multisim总是对这一部分进行报错。
最终我们仿真时,用的是消隐引脚BI替代LE。
这一替代,为后来在实际连线中的问题买下了伏笔。
8.自启动电路
设计任务要求,数字脉搏计既具有手动启动的功能,又具有自动启动的功能。
对于手动启动,在仿真中我们采用的是按钮,如右图。
按钮常态输出高电平,在按下输出一个段时间的低脉冲后,再此回到高电平,如下图:
对于自动启动,则需要设计一个电路,每隔时间T(T>
15S或者5S)自动输出一个段时间的低电平,完成类似每隔时间T有人按一次按钮的功能。
要实现这一功能有两种办法,同控制电路设计中所说。
若采用单稳态电路,启动间隔时间必然可以很稳定,但是因为T肯定比15S还大,阻值的要求是一大挑战。
考虑到,启动间隔对时间的要求其实不是很精确的,只要比计数时间长,至于长1S还是2S都是可以接受的,而多谐振荡器的震荡周期与计数器配合起来,对电容电阻的要求很容易满足。
因此在仿真时我们采用了后一种办法。
(实际上此方法产生了一系列中间量,为最终实现自启动提供了方便)
具体的电路实现见下页第一张图,自启动信号输出见右图。
自启动电路只有一个输出引脚SelfMain,手动启动模式时不对外输出,自启动模式时代替按钮电路接其他模块的MainSW引脚。
至此,数字部分电路的仿真设计也完成了,数字部分模块连接图见下图:
对上图中的几个开关量进行说明:
(1)MainSwitch:
手动启动按钮,按下后输出低电平脉冲
(2)FreSwitch:
频率开关,置于高、低电平将驱动模块中的继电器改变电路参数
(3)DisSwitch:
选择是否显示计数过程(对于不显示计数过程的,在仿真时是由全部消隐代替锁屏)
(4)ProSwtich:
选择是自启动还是手动启动
将模拟部分和数字部分的模块连接电路连接上,便得到本次仿真设计的最终模块连接图,如下图:
三、实验接线图设计
在完成二中的仿真电路设计并仿真得到满意结果后,我们针对在实验室内的真实连线重新设计了实验接线图。
实验接线图与仿真设计图中的主要区别在于:
(1)仿真设计图中使用到非、与非等多种逻辑运算,并且都是使用的门电路;
而实验接线图中将解决这一问题,方便实际接线
(2)将真正的倍频电路加入其中
(3)选用了设计器材中推荐使用的CMOS型CD系列芯片
1.倍频电路
倍频电路直接采用的是实验指导书上介绍的倍频电路,右边的CD4526是一种1/N分频计数器,实质是减计数器。
将分频倍数输入图示中的N端,如4分频——DP4:
DP1取0100、12分频——DP4:
DP1取1100。
汉字“出”表明的线引出即使仿真中留出的ClkIn信号。
2.控制电路
为了看图方便,此处将5S控制信号电路和15S控制信号电路各画出一个。
3.计数译码显示电路
CD4518计数器是两个计数单元集成在一个芯片内的,三位数计数实际上只用到了一个半芯片。
自启动电路加入到此部分之中,利用上剩余的半个芯片。
为了简化电路、连线,我们为多谐振荡器选择了合适的周期,利用它的2倍、4倍、8倍进行自启动。
这样连线方便,可以避免仿真中3倍、5倍之类需要用各种与非门进行逻辑运算的麻烦。
本部分电路中,只用到了三个非门,最终连线只需要一个74LS046非门集成芯片即可解决。
四、实际实验总结
经过足够充分的准备后,课程设计终于进入到了在电子实验室里的实际接线、实现设计功能的环节。
幸运的是我们组顺利地利用上午两小时的时间完成了基本接线,实现了最基础的计数功能;
下午完成其他功能后,虽然在锁存上耗费了很多精力,但最终在当天下午4点完成了全部设计。
对于此环节中我们所遇到的问题、经验与成功之处总结如下:
实验中遇到的问题:
1.倍频电路不稳定
上午连线给老师检查完最基本的4倍频计数功能后,下午再来时,我们发现倍频后的信号不稳定。
进行计数时,0计到2可能需要两秒,而2再计到0可能也是两秒内就完成了。
检查一圈过后,发现了问题:
计数器CD4526预置数端接触不良,需要置高的引脚没有可靠的置高。
(对于CD4526预置端引脚,空置相当于接低电平)
在换了一根较长的线并可靠地接在开关量上后,这一问题被成功解决了。
2.关于实现不显示计数过程的“锁存”功能
第二个问题,是一直困扰我们组到最后的问题。
最初出现的原因是对设计任务要求的理解不清。
完整的要求应该是这样的:
不显示计数过程,即在自动启动的基础上,完成一次脉搏计数后显示结果,计数中显示上一次计数的结果不变(而不是空白或者其他)。
在我们最初的仿真设计,本次计数过程中,数码管显示会空白不符合老师要求。
在将消隐引脚改回锁存引脚后,出现了完成脉搏计数后显示本次计数结果,下次计数一开始,数码管显示清零并锁存直到此次计数完成的现象。
多次改线后问题依然存在,仔细分析后发现问题:
控制信号Con高电平时,译码器才能进行锁定,然而Con信号是由MainSW信号触发产生的,清零是由MainSW进行的。
(时序关系如右图)。
因此计数器清零,数码管显示零之后才锁存住是必然的。
这是我们电路采用的这种时序逻辑带来的必然缺陷。
接着分析,又可以发现一丝希望:
时序如左图,自启动的信号产生后,可以让他通过两个通路,分别进行计数器清零和触发控制信号。
只要让前者的路径比后者路径长,就可以达到先锁存后清零的要求了。
进行以上理论分析后,我们在前者的路径中加入了多对反相器延长传递时间,然而问题依旧。
实际上,反相器是数字结构,能够延迟的时间实在有限。
而对于Con信号,它的产生利用的是555定时器,实质是模拟结构,延迟的时间相对数字电路要大得多。
加入数个反相器是不能解决问题的(在有限的面包板空间上)。
最终,我们在自启动电路部分内的计数器上找到了解决办法(以下分析以5S为例):
取多谐振荡器的振荡周期为2.6S,计数器反馈清零端连1C(即4倍)。
达到稳态时,计数过程耗时5S,等待5.4S后下一个周期开始。
计数器输出引脚1B此时有一个神奇的作用:
计数5S后再过0.2S,1B引脚才会输出高电平,1B引脚降为低电平后,1C升为高电平,立即清零,计数回到0000。
1B的电平变化是在计数的稳态过程中的,它的下跳沿领先于SelfStart信号,将1B引脚不同于555定时器是数字量输出,反映时间快,控制译码器的锁存的最佳信号。
在迅速地改线后,问题终于被这一方法解决。
实验中的成功之处:
1.分工明确
两人组合之中,我对电路各部分连接更加熟悉,并且有着连线的自信,所以大部分的连线工作都是由我来完成;
而队友蒋金城同学更加耐心,他主要负责寻找各个电路所需要的芯片、电阻、电容。
有了这样的分工,我可以没有后顾之忧,专心连接线路。
而蒋事先准备好了所需电阻的各种组合方式,以便迅速地找到电阻。
2.默契合作
在找到所有所需电阻后,我们两个人一起进行了连线工作,而不是像其他组同一时间都是一个人在连线。
蒋主要负责译码器输出与数码管的连接,而我之前已完成了其他模块的连线,集中精力将最后两个计数器连完。
两人的默契合作为我们一个上午率先完成了基本连线奠定了基础。
3.充分的准备
虽然在最后的关头,我们碰到了没有考虑到的问题,但是总体来说,其他部分的准备我们是足够充分的。
譬如蒋考虑了电阻和电容的若干种匹配方案。
4.恰当的电路
最终锁存的实现,与我们自启动电路的选择是分不开的。
如果当初使用的是单稳态触发器来实现自启动,则仍然无法解决这个问题。
五、实验数据记录及分析
(1)4倍频时手动启动计数数据
输入1Hz、5V方波时
61
输入2Hz、5V方波时
123
122
(2)4倍频时自动启动计数数据
(3)12倍频时手动启动计数数据
63
62
124
(4)12倍频时自动启动计数数据
64
(5)误差分析:
由以上几组数据不难看出所有的数据都是正偏差,12倍频的误差比4倍频的大,自动启动和手动启动差别很小。
主要原因是在实验时,合适、准确的电阻是很难找到的,我们采用的是近似值。
如15S定时器的电阻应取136.51kΩ,我们实际上取的是137.6kΩ;
5S定时器的电阻应取45.51kΩ,我们实际上取的是47kΩ。
因此定时时间肯定偏长,产生了这样的误差。
但是所有数据正偏差都在4次/min以内,符合课程设计中误差不超过±
4次/min的要求。
六、个人总结
在今年的几个课程设计题目中,数字脉搏计可谓是最难的一个。
既有模拟部分的设计,又有数字部分的设计;
需要自己连线,不能下载;
用到的器件多,还有一个特别的器件锁相环。
然而数字脉搏计也是可以学到很多东西的。
例如在准备过程中,我就对锁相环的原理有了通彻的了解。
这次课程设计与以往电子实验不同的是,以往的电子实验用到的都是很小规模的一个电路,相比之下连线都较为简单。
而这次设计就给我们一次操练大型电路设计连线的机会。
我觉得这次实验比较成功的就是模块化的思想。
这与我这个学期学习到的嵌入式系统、PLC课程有关,可以说是编程思维的一种延伸。
在电路板上划好区域,各个模块期间都集中在一片区域中。
连线也很讲究,VCC、VDD都用红线连接5V电源,GND、VSS都用蓝线连接地。
各个模块间的控制信号线都用长黄线连接,信号数据线则用绿线连接。
对于芯片固定置高或置地的引脚,也对应的用红线、蓝线连接。
这样在改线的时候,可以一目了然。
除此之外,准备充分也是很重要的。
在实验之前,我找到了老师进行答疑,解决了一系列课程设计宣讲时没有理解透的问题,为成功实验打下了基础。
这次课程设计美中不足的是,在完成实验后,没有给电路板照相留念,不得不说这是一个损失。
最后,我想感谢学院能给我们这样一个课程设计的机会,将我们所学知识应用到实践,提高我们的实践水平。
七、参考文献
【1】《数字电子技术基础教程》,周跃庆编,天津大学出版社。
【2】《模拟电子技术基础教程》,周跃庆编,天津大学出版社。
【3】《电子技术实验教程》,王萍主编,机械工业出版社。
【4】《课程设计报告》,数字脉搏计,07级电气1班李振生。
【5】CD4526Divide-By-N4-BitBinaryCounter,Datasheet,NationalSemiconductor
【6】CD4518计数器,中文数据手册
【7】CD4046锁相环,中文数据手册
【8】MC14511BBCD-To-SevenSegmentDriver,Datasheet,ONSemiconductor
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 脉搏计 设计 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)