出租车计费电路设计1.docx
- 文档编号:19091935
- 上传时间:2023-04-24
- 格式:DOCX
- 页数:22
- 大小:354.35KB
出租车计费电路设计1.docx
《出租车计费电路设计1.docx》由会员分享,可在线阅读,更多相关《出租车计费电路设计1.docx(22页珍藏版)》请在冰豆网上搜索。
出租车计费电路设计1
电子元器件认识与系统设计报告
班级
学号
姓名
指导教师
设计时间
出租车计费器的设计
1设计目的
1.1自动计费器具有行车里程计费,等候时间计费和起步费3项客户总费用,打印单据,3项费用统一用4位数码管显示,最大金额为99.99元。
1.2起步费设为8元,行车单价为1.8元/km,等候时间设为1.50元/km,要求行车时,计费器每1/km刷新一次;等候时间每10/km刷新一次;行车不足1/km或等候时间不足10/km,则忽略不计。
1.3设置起步、停车的音乐提示或语言提示。
2设计分工说明
在整个电路设计过程中,两个同学互相配合,共同完成了此项工作,并进行了市场调研。
3系统框图
图1出租车自动计费器系统框图
4电路设计及工作原理
4.1等候时间计费电路
等候时间计费电路如图2所示。
由74HC161
(1)、
(2)、(3)构成的600进制计数器对“秒”脉冲CP2进行计数,当计满一个循环时也就是等候时间满10min。
一方面对600进制计数器清零,另一方面将基本RS触发器置1,启动74HC161(4)(5)构成的150进制计数器(10min等候时间单价)开始计数,计数期间同时将脉冲从P1输出。
在计数器计满10min等候单价时将RS触发器复位为”0”,停止计数。
从P1输出的脉冲数就是每次等候10min对应输出的150个脉冲,表示单价为1.50元,即脉冲当量为0.01元。
等候时间计费的起始信号由接在74HC161
(1)的手动开关给定。
图2等候时间计费电路
4.2里程计费电路
里程计费电路如图3所示。
安装在与汽车轮相接的涡轮变速器上的磁铁使干簧管继电器在汽车每前进10m路程闭合一次,即输出一个脉冲信号。
汽车每前进1km,则输出100个脉冲。
此时,计费器应累加1km的计费单价。
本电路设定为1.80元。
在图3中,干簧继电器B产生的脉冲信号经施密特触发器计满100个脉冲时,一方面使计数器清零,另一方面将基本RS触发器的Q端置“1”,使74HC161(3)(4)组成的180进制计数器开始对标准的秒脉冲CP1计数计满180个脉冲后,使计数器清零,RS触发器复位为“0”,计数器停止计数。
在180进制计数器计数期间,由于Q1=1,则P2=CP1,使P2端180个脉冲信号,对应1km行车的里程计费,即每个脉冲的计费是0.01元,称为脉冲当量。
图3里程计费电路
4.3计数、锁存、显示电路
计数、锁存、显示电路如图4所示,图中的4位8421BCD码计数器由带异步清零的同步十进制计时器74HC160构成,对来自里程计费电路的脉冲P2和来自等候时间的计费脉冲P1进行十进制计数。
计数器所得到的状态值送到由2片锁存器74HC273构成的锁存电路锁存,然后由七段译码器74HC48译码后送到共阴极数码管BS202显示。
为了使显示数码不闪烁,需要保证计数锁存和计数器清零信号之间正确的时序关系,如图5所示。
从图4和图5知,在Q1或Q2未为高电平1期间,计数器对里程脉冲P2或等候时间脉冲P1进行计数,当计数完1km里程脉冲(或等候10min脉冲),则计数结束。
应将计数器的数据锁存到74HC273中,以便进行译码显示。
锁存控制信号由74HC123
(1)构成的单稳态电路产生,当Q1(或Q2)由“1”变到“0”使启动单稳态电路延时而产生一个正脉冲,这个正脉冲持续时间保证了数据锁存过程所需要的时间。
锁存到74HC273中的数据由74HC48译码后,在显示器中显示出来。
只有在数据可靠锁存后才能清除计数器中的数据,因此,电路中用74HA123
(2)设置了第二级单稳态电路,第二级单稳态电路由第一级单稳态输出脉冲的下降沿来启动,经延时后第二级单稳态电路的输出产生计数器的“清零”信号。
这样保证了“计数—锁存-清零”的先后顺序,以保证计数和显示过程稳定可靠。
图4中的S2为上电开关,能实现对上电时自动置入用车价起步价费用,S2可实现手动清零,使计费器显示00.00,其中小数点为固定位置。
图4计数、锁存、显示电路
图5计数、锁存、清零信号之间的时序图
4.4时钟电路
时钟电路提供等候时间计费时的计时基准信号,同时作为里程计费和等候时间的单价脉冲,电路如图6所示。
在图6中,555定时器产生1kHz的脉冲信号,可作为计时的基准信号。
同时,可选择经分频后得到的500Hz脉冲作为图3中的计数脉冲CP1,也可采用频率稳定度更高的石英晶体振荡器。
图6时钟电路
4.5置位电路和脉冲产生电路
在图2至图4中,常常需要置位、复位的信号,如SD、RD这类信号分高电平有效和低电平有效两种。
由于实际电路在接通电源瞬间状态往往是随机的,需通过电路产生置位、复位点平,使之进入预定的的初始状态。
在图4中,开关S2就是通过上电来实现数据的数据预置的。
几种上电自动置位、复位和置数的电路如图6所示。
在图6中(a)中,当S接通电源时由于C两端电压不能突变为零,使URD=0,产生置Q=0的信号。
自后,C被充电使UC上升到+5V时,使URD=1,D触发器进入计数状态。
图(b)则由于非门对开关产生的信号进行整形而得到理想的负跳波形。
图(c)和图(b)中的CC4013是CMOS双D触发器,这类电路的置位和复位信号是高电平有效,由于开关闭合时电容可视为短路而产生高电平,是RD=1,Q=0;若将此信号加到SD端,则SD=1,Q=1。
置位、复位过后,电容充电使RD=SD=1,电路可进入计数状态。
图(e)是用开关电路来产生电动脉冲,每按一次开关产生一个正脉冲,使触发器构成的计数器计数一次。
图(f)是用开关电路来产生负脉冲,每按一次使下降沿触发的计数器计数一次。
图7开机自动置位、复位和置数命令产生电路
5.芯片介绍
5.1555定时器构成的多谐振荡器
5.1.1电路结构及逻辑功能
图1555时基电路的电路结构和引脚图
图1为555时基电路的电路结构和8脚双列直插式的引脚图,由图可知555电路由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器5个分组成。
它的各个引脚功能如下:
1脚:
GND(或Vss)外接电源负端VSS或接地,一般情况下接地。
8脚:
VCC(或VDD)外接电源VCC,双极型时基电路VCC的围是4.5~16V,CMOS型时基电路VCC的围为3~18V。
一般用5V。
3脚:
OUT(或Vo)输出端。
2脚:
TR低触发端。
6脚:
TH高触发端。
4脚:
R是直接清零端。
当R端接低电平,则时基电路不工作,此时不论TR、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。
5脚:
CO(或VC)为控制电压端。
若此端外接电压,则可改变部两个比较器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。
7脚:
D放电端。
该端与放电管集电极相连,用做定时器时电容的放电。
电阻分压器由三个5kΩ的等值电阻串联而成。
电阻分压器为比较器C1、C2提供参考电压,比较器C1的参考电压为2/3Vcc,加在同相输入端,比较器C2的参考电压为1/3Vcc,加在反相输入端。
比较器由两个结构相同的集成运放C1、C2组成。
高电平触发信号加在C1的反相输入端,与同相输入端的参考电压比较后,其结果作为基本RS触发器R端的输入信号;低电平触发信号加在C2的同相输入端,与反相输入端的参考电压比较后,其结果作为基本RS触发器S端的输入信号。
基本RS触发器的输出状态受比较器C1、C2的输出端控制。
在1脚接地,5脚未外接电压,两个比较器C1、C2基准电压分别为2/3Vcc,1/3Vcc的情况下,555时基电路的功能表如表1示。
表1555时基电路的功能表
5.1.2工作原理
多谐振荡器是能产生矩形波的一种自激振荡器电路,由于矩形波中除基波外还含有丰富的高次谐波,故称为多谐振荡器。
多谐振荡器没有稳态,只有两个暂稳态,在自身因素的作用下,电路就在两个暂稳态之间来回转换,故又称它为无稳态电路。
由555定时器构成的多谐振荡器如图1所示,R1,R2和C是外接定时元件,电路中将高电平触发端(6脚)和低电平触发端(2脚)并接后接到R2和C的连接处,将放电端(7脚)接到R1,R2的连接处。
由于接通电源瞬间,电容C来不及充电,电容器两端电压UC为低电平,小于(1/3)VCC,故高电平触发端与低电平触发端均为低电平,输出UO为高电平,放电管VT截止。
这时,电源经R1,R2对电容C充电,使电压UC按指数规律上升,当UC上升到(2/3)VCC时,UO输出为低电平,放电管VT导通,把UC从(1/3)VCC上升到(2/3)VCC这段时间电路的状态称为第一暂稳态,其维持时间TPH的长短与电容的充电时间有关。
充电时间常数T充=(R1+R2)C。
由于放电管VT导通,电容C通过电阻R2和放电管放电,电路进人第二暂稳态.其维持时间TPL的长短与电容的放电时间有关,放电时间常数T放=R2C0随着C的放电,UC下降,当UC下降到(1/3)VCC时,输出UO。
为高电平,放电管VT截止,VCC再次对电容c充电,电路又翻转到第一暂稳态。
不难理解,接通电源后,电路就在两个暂稳态之间来回翻转,则输出可得矩形波。
电路一旦起振后,UC电压总是在(1/3~2/3)VCC之间变化。
5.1.3工作波形
(a)555构成的多谐振荡器(b)工作波形
5.274LS90
5.2.174LS9的管脚图
74LS90引脚排列
74LS90是异步二—五—十进制加法计数器,它既可以作二进制加法计数器,又可以作五进制和十进制加法计数器。
图17-3为74LS90引脚排列,表17-1为功能表。
通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;而且还可借助R0
(1)、R0
(2)对计数器清零,借助S9
(1)、S9
(2)将计数器置9。
其具体功能详述如下:
(1)计数脉冲从CP1输入,QA作为输出端,为二进制计数器。
(2)计数脉冲从CP2输入,QDQCQB作为输出端,为异步五进制加法计数器。
(3)若将CP2和QA相连,计数脉冲由CP1输入,QD、QC、QB、QA作为输出端,
则构成异步8421码十进制加法计数器。
(4)若将CP1与QD相连,计数脉冲由CP2输入,QA、QD、QC、QB作为输出端,
则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
a)异步清零
当R0
(1)、R0
(2)均为“1”;S9
(1)、S9
(2)中有“0”时,实现异步清零功能,即QDQCQBQA=0000。
置9功能
当S9
(1)、S9
(2)均为“1”;R0
(1)、R0
(2)中有“0”时,实现置9功能,即QDQCQBQA=1001。
5.2.274LS90的逻辑功能表
表2
输入
输出
功能
清0
置9
时钟
QDQCQBQA
R0
(1)、R0
(2)
S9
(1)、S9
(2)
CP1CP2
1
1
0
×
×
0
××
0
0
0
0
清0
0
×
×
0
1
1
××
1
0
0
1
置9
0×
×0
0×
×0
↓1
QA输出
二进制计数
1↓
QDQCQB输出
五进制计数
↓QA
QDQCQBQA输出8421BCD码
十进制计数
QD↓
QAQDQCQB输出5421BCD码
十进制计数
11
不变
保持
5.374HC161
5.3.174HC161的封装及管脚图
(a)封装图(b)引脚排列图
5.3.274HC161的功能说明
表374161型四位同步二进制计数器的功能表
由表3可知,74ls161具有以下功能。
(1)异步清零。
=0时,计数器输出被直接清零,与其他输入端的状态无关。
(2)同步并行预置数。
在=1条件下,当=0且有时钟脉冲CP的上升沿作用时,A3、A2、A1、A0输入端的数据d3、d2、d1、d0将分别被、、、所接收。
(3)保持。
在==1条件下,当ET·EP=0,不管有无CP脉冲作用,计数器都将保持原有状态不变。
需要说明的是,当EP=0,ET=1时,进位输出RCO也保持不变;而当ET=0时,不管EP状态如何,进位输出RCO=0。
(4)计数。
当==EP=ET=1时,74161处于计数状态。
74LS123是常用的可重触发单稳态触发器,在各种数字电路和单片机系统的显示系统中常用,接下来我就给大家介绍一下这个元件的一些参数与应用技术等资料。
5.474LS48
5.4.174LS48的管脚图
管脚图
5.4.274LS48的功能表
表274LS48的功能表
5.574LS273
5.5.174LS273的封装及管脚说明
74LS273是一种带清除功能的8D触发器,1D~8D为数据输入端,1Q~8Q为数据输出端,正脉冲触发,低电平清除,常用作8位地址锁存器
D0~D7:
出入;Q0~Q7:
输出;第一脚WR:
主清除端,低电平触发,即当为低电平时,芯片被清除,输出全为0(低电平);CP(CLK):
触发端,上升沿触发,即当CP从低到高电平时,D0~D7的数据通过芯片,为0时将数据锁存,D0~D7的数据不变。
5.674LS160
5.6.174LS160的封装及管脚说明
管脚图
TC 进位输出端
CEP 计数控制端
Q0-Q3 输出端
CET 计数控制端
CP 时钟输入端(上升沿有效)
/MR 异步清除输入端(低电平有效)
/PE 同步并行输入置数端(低电平有效)
5.6.274LS160的功能
74LS实现计时的功能,为脉冲分配器做好准备。
160为十进制计数器,直接清零。
响异步清零端/MR1为低电平时,不管时钟端CP信号状态如何,都可以完成清零功能。
160的预置是同步的。
当置入控制器/PE为低电平时,在CP上升沿作用下,输出端Q0-Q3与数据输入端P0-P3一致。
对于54/74160,当CP由低至高跳变或跳变前,如果计数器控制端CEP、CET为高电平,则/PE应避免由低至高电平的跳变,而54/74LS160无此种限制。
160的计数是同步的,靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平时,在CP上升沿作用下Q0-Q3同时变化,从而消除了异步计数器中出现的计数尖峰。
对于54/74LS160的CEP、CET跳变与CP无关。
160有超前进位功能。
当计数溢出时,进位输出端(TC)输出一个高电平脉冲,其宽度为Q0的高电平部分。
在不外加门电路的情况下,可级联成N位同步计数器。
5.774LS123
5.7.174LS123的管脚图
74LS123是常用的可重触发单稳态触发器,在各种数字电路和单片机系统的显示系统中常用。
引脚图
5.7.274LS123的功能表
表4
5.874LS74
5.8.174LS74的封装及管脚说明
74LS74正沿触发双D触发器
引脚图
74LS74含两个独立的D上升沿双d触发器,每个触发器有数据输入(D)、置位输入()复位输入()、时钟输入(CP)和数据输出(Q、Q),、的低电平使输出预置或清除,而与其它输入端的电平无关。
当、均无效(高电平式)时,符合建立时间要求的D数据在CP上升沿作用下传送到输出端。
5.8.274LS74的功能表
表5
5.9CC4013
5.9.1cc4013的管脚图
管脚图
CC4013由两个相同的、相互独立的数据型触发器构成。
每个触发器有独立的
数据、置位、复位、时钟输入和Q及Q输出。
此器件可用作移位寄存器,且通过将
Q输出连接到数据输入,可用作计数器和触发器。
在时钟上升沿触发时,加在D输
入端的逻辑电平传送到Q输出端。
置位和复位与时钟无关,而分别由置位或复位线
上的高电平完成。
CC4013提供了14引线多层瓷双列直插(D)、熔封瓷双列直插(J)、塑料
双列直插(P)和瓷片状载体(C)4种封装形式。
引出端符号
1D-2D数据输入端
1CP-2CP时钟输入端
1SD-2SD,1RD-2RD直接复位端
1Q-2Q原码输出端
1Q-2Q反码输出端
VDD正电源
Vss地
推荐工作条件
电源电压围…………3V~15V
输入电压围…………0V~VDD
工作温度围
M类…………-55℃~125℃
E类………….-40℃~85℃
极限值
电源电压…...-0.5V~18V
输入电压……-0.5V~VDD+0.5V
输入电流…………….±10mA
储存稳定…………-65℃~150℃
5.9.2cc4013的功能表
表6
6市场调研
通过市场调研,对搭建系统所用的各种芯片有了更多的认识与了解,并完成了表1芯片信息列表。
表7芯片信息列表
芯片型号
所用数量(个)
生产厂家
单价(元)
74HC161
9
意斯特电器科技
3
74LS90
3
意斯特电器科技
2
74LS48
4
意斯特电器科技
4
74LS273
2
意斯特电器科技
3
74LS160
4
意斯特电器科技
3
74LS123
2
意斯特电器科技
4
74LS74
4
意斯特电器科技
4
CC4013
2
意斯特电器科技
3
555定时器
1
意斯特电器科技
1
74LS00
1
意斯特电器科技
2
10K欧姆
7
老化电阻鸿旗电子
0.3
2K欧姆
1
老化电阻鸿旗电子
0.3
5.2K欧姆
1
老化电阻鸿旗电子
0.3
1M欧姆
1
老化电阻鸿旗电子
0.3
3.3K欧姆
1
老化电阻鸿旗电子
0.3
560K欧姆
1
老化电阻鸿旗电子
0.3
560欧姆
1
老化电阻鸿旗电子
0.3
0.01uF
1
意斯特电器科技
0.3
0.1uF
1
意斯特电器科技
0.3
4.7uF
7
意斯特电器科技
0.3
二极管
1
世光电子科技
0.3
显示器
4
科盛达电子
1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 出租车 计费 电路设计