毕业设计抢答器修改稿Word文档格式.docx
- 文档编号:19088568
- 上传时间:2023-01-03
- 格式:DOCX
- 页数:33
- 大小:374.29KB
毕业设计抢答器修改稿Word文档格式.docx
《毕业设计抢答器修改稿Word文档格式.docx》由会员分享,可在线阅读,更多相关《毕业设计抢答器修改稿Word文档格式.docx(33页珍藏版)》请在冰豆网上搜索。
1)课题的来源:
随着科技的迅速发展,抢答器越来越向智能化方向发展,因此设计一款功能较完善,符合大众需求、价格比较实惠智能抢答器比较现实,也是迫切需要的。
2)研究的主要内容:
本课题要求利用AT89S52单片机作为控制模块,搭载显示及声音模块、发送模块、接受模块等。
要求所设计出的抢答器具有下述功能:
(1)抢答器同时供8名选手分别用8个按钮抢答;
(2)设置一个系统清除和抢答控制开关,抢答时间加减调整按键,由主持人控制;
(3)抢答器具有锁存与显示功能;
抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,此外,要封锁输入电路,禁止其他选手抢答,优先抢答选手的编号一直保持到主持人将系统清零为止;
(4)抢答器具有定时抢答功能,主持人设置抢答时间;
(5)参赛选手在设定的时间内进行抢答有效。
如果定时时间到,无人抢答,本次抢答无效。
1.2抢答器的现状与未来发展趋势
智力竞赛是目前学校、机关、企业、电视台等等单位开展的一种文体娱乐活动,而作为举办这些娱乐活动的关键设备之一就是抢答器。
抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路,广泛应用于各种知识竞赛、文娱活动等场合。
在市场上抢答器的产品数量供我们选择的有限,有的产品设计过于简单,功能和性能无法得到保证,特别是满足大型比赛的需求;
而有的产品设计复杂,因此价格比较昂贵,可是这类产品也不一定符合我们比赛的需求。
为了满足市场需求,设计一款数字智能抢答器很重要,智能抢答器,基本满足需求,安装简单,最重要的是物美价廉,性能稳定。
在2007年前抢答器作为一种知识竞赛的设备,一直没有多大的提高,在比赛中只起到抢答作用,而且在硬件设计上基本上是采用模拟电路的方式,抢答精确度不够,受到线路和通许距离的限制。
这几年电脑的普及率在大幅提高,在一个新的科技时代中,各类竞赛活动也有了一些大的变化,不仅仅是现场主持人念题,选手回答,这种固定的方式,单调且死板。
现场没有互动和娱乐的效果。
比赛的策划者们也在不断的思考和在环节上进行设计。
电脑抢答器的出现解决的策划者们的难题,和打开的他们的思路,电脑抢答器以电脑为操作平台,控制器采用数字电路和单片机的方式和电脑进行通讯,这样的一种设计使得知识竞赛这种长期以来的模式呗完全打破。
现场出现了更多的环节设计和玩法,使知识竞赛走到了一个新的方向。
以电脑为平台的抢答器系统,通过知识竞赛软件控制抢答器,电子记分屏,答题器,灯光效果等等。
通过知识竞赛软件可以做到每个环节的题目显示,选手可以通过手中的抢答器抢答,抢答结果在大屏幕上显示和在LED记分屏中显示。
选手还可以通过答题器进行题目的按键回答,在大屏幕上显示出每个队伍回答的情况,这样的互动方式极大的提高的比赛的档次和娱乐性。
现在的科技时代应该使用符合时代的产品。
我们努力将知识竞赛做成一场生动有趣、寓教于乐,气氛热烈,既体现设备的高科技性、又体现赛事档次的比赛而努力。
2抢答器系统的概述
2.1系统的主要功能
本系统是借用单片机(AT89S52芯片)采用模块化设计的八路抢答器,包括8路抢答按纽、计时显示、语音提示功能等(另可根据需要增设相关功能)、开始与结束控制按钮、时间设定按钮、各种相关显示调控功能等(另可根据需要增设相关功能)。
参赛者,除享有抢答按纽的权利功能外,还有人性化时间提示;
主持人通过控制主控系统的控制按钮做开始与结束控制,根据活动参赛者的层次,对提前抡答者的行为设定为非法或阻隔,若设有非法抢答控制功能时,在主控处LED七段数码管上会显示相应的非法抡答者的台位号及抢答时间的显示,对抢答限时及回答问题限时设为倒计时方式,并有显示提示。
系统的主要功能模块方框图如图1所示。
图1系统主要功能模块
本系统采用模块化设计的八路抢答器,在抢答比赛中广泛应用,各组分别有一个抢答按钮。
一共有8个按键输入,分别对应8路选手的抢答按键。
主持人控制开始和结束键。
在后台主持人可以修改,抢答时间和选手回答问题的时间设置,原始状态下抢答时间为20s,回答问题时间为30s。
通过加键和减键修改上述时间,改完后结束键确定。
新时间开始有效,主持人按键开始后,选手开始抢答为有效,数码显示屏显示抢答时间倒计时和选手号,在最后五秒蜂鸣器发出提示声。
如果主持人没有按下开始键而选手就抢答视为犯规,数码显示屏显示犯规者的选手号,蜂鸣器会持续发声。
主持人可按结束键结束抢答,新一轮抢答开始。
单片机是整个抢答器的核心,内部电路设计用C语言编写。
它完成了时间参数的设定,抢按号码的译码,保存;
显示;
输出,抢按及答题倒计时功能等。
本设计中,有一个共阴极的数码管组,四个七段数码管。
其中一个显示抢答号码,一个空位,两个显示时间。
主持人依次按下复位键(RESET),开始键后开始抢答。
可以抢按:
超时数码管显示“FFF”,当抢按超过规定时间或答题超过规定时间后数码管显示“FFF”。
若有选手在规定时间内抢按成功,则可以答题,数码管显示抢答时间的同时也显示选手号码。
若在按开始键前抢答表示违规,显示选手号码与在显示时间的数码管显示“FF”。
2.2系统需求分析
1、在抢答中,只有主持人按下开始抢答键后抢答才有效,如果在开始抢答前抢答为无效。
2、抢答限定时间和回答问题的时间可以在1~99s设定。
3、可以显示是哪位选手有效抢答和无效抢答,正确按键后有音乐提示。
4、抢答时间和回答问题时间倒计时方式显示,时间完后系统自动复位。
2.3抢答器的工作过程
抢答器的基本工作原理:
在抢答竞赛时,有多个信号同时或不同时送入主电路中,抢答器内部的寄存器工作,并识别第一个送入主电路的信号并记录第一个信号对应的选手号码,同时内部的定时器开始工作,记录有关时间并产生超时信号。
在整个抢答器工作过程中,显示电路、声音电路等还要根据现场的实际情况以单片机AT89S52芯片为核心向外电路输出相应信号,来完成抢答器的各项工作,主持人有开始与结束抢答、设定抢答器抢答的时间的权力。
抢答器的工作流程分为:
系统复位、正常流程、违例流程等几部分组成,如图2所示
1、如果想调节抢答时间或答题时间,按“加一”键或“减一”键进入调节状态,此时会显示现在设定的抢答时间或回答时间值,如想加一秒按一下"
加1s"
键,如果想减一秒按一下“减1s”键,时间LED上会显示改变后的时间,调整范围为0~99s,0s时再减1s会跳到99,99s时再加1s会变到0s。
2、主持人按"
抢答开始"
键,会有提示音,并立刻进入抢答倒计时(预设20s抢答时间),如有选手抢答,会有提示音,并会显示其号数并立刻进入回答倒计时(预设30s抢答时间),不进行抢答查询,所以只有第一个按抢答的选手有效。
倒数时间到小于5s会每秒响一下提示音。
3、如倒计时期间,主持人想停止倒计时可以随时按“停止”按键,系统会自动进入准备状态,等待主持人按“抢答开始”进入下次抢答计时。
4、如果主持人未按“抢答开始”键,而有人按了抢答按键,犯规抢答,LED上不断闪烁FF和犯规选手号并响个不停,直到按下“停止”键为止。
总而言之,本课题利用AT89S52单片机及外围接口实现的抢答系统设计了抢答器,该抢答器增加了新功能、提高了系统的可靠性、简化了电路结构、节约了成本,是一个实用的工程设计。
图28路抢答器工作流程图
3硬件电路设计
3.1方案的选择与论证
方案一:
选择以单片机AT89S52作为核心芯片,在此基础上进行扩展、完善其外围系统。
8路开关作为八位选手的抢答信号输入,通过芯片74HC30可以去除按键开关的抖动的影响,抢答器有4个数码管来显示选手号、抢答时间的倒计时,设置了声音电路,蜂鸣器来作为抢答器选手抢答的声音提示。
为主持人设置了控制抢答器开始、结束、复位等功能的按键,以使抢答器的功能更加完善。
优点:
利用单片机设计,成本低,结构简单,能够完善所有的功能功能。
方案二:
基于FPGA的抢答器设计,把系统分为组别判断电路模块,抢答信号判别电路模块,犯规控制电路模块,分频电路模块,倒计时控制电路模块,显示译码电路模块LED和蜂鸣器控制电路模块六个功能模块,在MAS+PLUSII平台上用VHDL语言进行源程序的编译。
优点:
能模块场可编程门阵列(FPGA)是高密度可编程逻辑器件,它内部集成度高。
工作性能稳定,安装简单。
上面介绍了两种抢答器的设计方案,各有各的优缺点。
最终选择基于单片机的抢答器设计,因为单片机具有体积小、功耗低、价格便宜、测控能力强的特点,抢答器不仅能实现互锁、而且能用声音、数码管准确提示抢答的优先结果和犯规情况,具有广泛的应用前景。
3.2单片机系统
3..2.1单片机最小系统
单片机作为智能仪器的核心在智能仪器的软硬件系统中都占据着重要的地位,所以一个智能仪器的性能的好坏很大一部分取决于单片机的选择。
在本次设计中选择的单片机为AT89S52单片机。
单片机最小系统一般包括单片机、电源、时钟电路、复位电路、输入输出设备等。
本次设计是基于单片机最小系统而完成的,即以单片机AT89S52为核心,包括时钟电路、复位电路及/EA脚的接法。
本设计单片机最小系统如图3。
图3单片机最小系统框图
3.2.2AT89S52简介
AT89S系列AT89系列中新推出的高档型系列。
AT89C51是这个系列的基本型,AT89S52是本系列的增强型。
AT89S52是一种低功耗、高性能CMOS8位微控制器,具有8K在系统可编程Flash存储器。
它是一种高灵活性、花费有限资源就可产生许多嵌入式控制应用系统的高性能微处理器。
使用Atmel公司高密度非易失性存储器技术制造,与工业80C51产品指令和引脚完全兼容。
片上Flash允许程序存储器在系统可编程,亦适于常规编程器。
在单芯片上,拥有灵巧的8位CPU和在系统可编程Flash,使得AT89S52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。
AT89S52具有以下标准功能:
◇8位字长CPU;
◇振荡器和时钟电路,全静态操作:
0―33MHZ;
◇8KB系统内可编程Flash存储器;
◇256KB内部RAM;
◇8个中断源;
◇4个I/O端口共32线;
◇看门狗定时器;
◇ISP端口;
◇3个16位定时器/计数器;
◇一个6向量2级中断结构;
◇双数据指针(DPTR);
◇全双工串行口通道;
◇20多个特殊功能寄存器;
◇电源下降标志;
◇片内晶振及时钟电路;
另外,AT89S52可降至0Hz静态逻辑操作,支持2种软件可选择节电模式。
空闲模式下,CPU停止工作,允许RAM、定时器/计数器、串口、中断继续工作。
掉电保护方式下,RAM内容被保存,振荡器被冻结,单片机一切工作停止,直到下一个中断或硬件复位为止。
图4AT89S52芯片引脚图
AT89S52芯片各引脚功能:
Vcc:
电源
GND:
接地
P0口:
P0口是一个8位漏极开路的双向I/O口。
作为输出口,每位能驱动8个TTL逻辑电平。
对P0端口写“1”时,引脚用作高阻抗输入。
当访问外部程序和数据存储器时,P0口也被作为低8位地址/数据复用。
在这种模式下,P0具有内部上拉电阻。
在flash编程时,P0口也用来接收指令字节;
在程序校验时,输出指令字节。
程序校验时,需要外部上拉电阻。
P1口:
P1口是一个具有内部上拉电阻的8位双向I/O口,p1输出缓冲器能驱动4个TTL逻辑电平。
对P1端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流IIL。
此外,P1.0和P1.2分别作定时器/计数器2的外部计数输入(P1.0/T2)和时器/计数器2
的触发输入(P1.1/T2EX),具体如下表所示。
在flash编程和校验时,P1口接收低8位地址字节。
P1引脚号第二功能
P1.0T2(定时器/计数器T2的外部计数输入),时钟输出
P1.1T2EX(定时器/计数器T2的捕捉/重载触发信号和方向控制)
P1.5MOSI(在系统编程用)
P1.6MISO(在系统编程用)
P1.7SCK(在系统编程用)
P2口:
P2口是一个具有内部上拉电阻的8位双向I/O口,P2输出缓冲器能驱动4个TTL逻辑电平。
对P2端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流(IIL)。
在访问外部程序存储器或用16位地址读取外部数据存储器(例如执行MOVX@DPTR)时,P2口送出高八位地址。
在这种应用中,P2口使用很强的内部上拉发送1。
在使用8位地址(如MOVX@RI)访问外部数据存储器时,P2口输出P2锁存器的内容。
在flash编程和校验时,P2口也接收高8位地址字节和一些控制信号。
P3口:
P3口是一个具有内部上拉电阻的8位双向I/O口,p2输出缓冲器能驱动4个TTL逻辑电平。
对P3端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
P3口亦作为AT89S52特殊功能(第二功能)使用。
在flash编程和校验时,P3口也接收一些控制信号。
端口引脚第二功能
P3.0RXD(串行输入口)
P3.1TXD(串行输出口)
P3.2/INTO(外中断0)
P3.3/INT1(外中断1)
P3.4TO(定时/计数器0)
P3.5T1(定时/计数器1)
P3.6/WR(外部数据存储器写选通)
P3.7/RD(外部数据存储器读选通)
此外,P3口还接收一些用于FLASH闪存编程和程序校验的控制信号。
RST——复位输入。
当振荡器工作时,RST引脚出现两个机器周期以上高电平将是单片机复位,看门狗计时完成后,RST脚输出96个晶振周期的高电平。
ALE/
——当访问外部程序存储器或数据存储器时,ALE(地址锁存允许)输出脉冲用于锁存地址的低8位字节。
一般情况下,ALE仍以时钟振荡频率的1/6输出固定的脉冲信号,因此它可对外输出时钟或用于定时目的。
要注意的是:
每当访问外部数据存储器时将跳过一个ALE脉冲。
对FLASH存储器编程期间,该引脚还用于输入编程脉冲(PROG)。
如有必要,可通过对特殊功能寄存器(SFR)区中的8EH单元的D0位置位,可禁止ALE操作。
该位置位后,只有一条MOVX和MOVC指令才能将ALE激活。
此外,该引脚会被微弱拉高,单片机执行外部程序时,应设置ALE禁止位无效。
——程序储存允许(
)输出是外部程序存储器的读选通信号,当AT89s52由外部程序存储器取指令(或数据)时,每个机器周期两次
有效,即输出两个脉冲,在此期间,当访问外部数据存储器,将跳过两次
信号,
不被激活。
/VPP——外部访问允许,欲使CPU仅访问外部程序存储器(地址为0000H-FFFFH),
端必须保持低电平(接地)。
需注意的是:
如果加密位LB1被编程,复位时内部会锁存EA端状态。
如
端为高电平(接Vcc端),CPU则执行内部程序存储器的指令。
FLASH存储器编程时,该引脚加上+12V的编程允许电源Vpp,当然这必须是该器件是使用12V编程电压Vpp。
XTAL1:
振荡器的反相放大器和内部时钟发生电路输入端。
XTAl2:
振荡器的反相放大器输出端。
3.2.3时钟电路
AT89S52中有一个用于构成内部振荡器的高增益反向放大器,引脚XTAL1和XTAL2分别是该放大器的输入输出端,这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器。
外接石英晶体(或陶瓷谐振器)及电容C1、C2接在放大器的反馈回路中构成并联振荡电路。
对外接电容虽然没有十分严格的要求,但电容容量的大小会轻微影响振荡频率的高低、振荡工作的稳定性、起振的难易程度及温度稳定性,如果使用石英晶体,推荐电容使用30pF±
10pF,而使用陶瓷谐振器时建议选择40pF±
10pF。
也可以选择外部时钟。
采用外部时钟的电路。
这种情况下,外部时钟脉冲接到XTAL1端,即内部时钟发生器的输入端,XTAL2悬空。
由于外部时钟信号是由一个二分频触发器作为内部时钟信号的,所以对外部时钟信号的占空比没有特殊要求,但最小高电平持续时间和最大的低电平持续时间应符合产品技术条件的要求。
在本次设计出于编程方便、节约成本、电路系统的稳定性等各方面的综合考虑选择了内部振荡电路作为设计电路,详见图5所示。
图5时钟电路
此电路在加电大约延迟10ms后振荡器起振,在XTAL2引脚产生幅度为3V左右的正弦波时钟信号,其振荡频率主要由石英晶振的频率确定。
电路中两个电容C1,C2的作用有两个:
一是帮助振荡器起振;
二是对振荡器的频率进行微调。
单片机在工作时,由内部振荡器产生或由外直接输入的送至内部控制逻辑单元的时钟信号的周期称为时钟周期。
其大小是时钟信号频率的倒数,常用fosc表示。
图中时钟频率为12MHz,即fosc=12MHz,则时钟周期为1/12µ
s。
3.2.4复位电路
复位(RST)是使主机有关部件恢复为初始状态。
RST引脚为主机提供一个外部复位信号的输入端口。
在时钟振荡器以正常运行后,加在RST端口上的正电平信号至少保持两个机器周期,以为实现一次复位操作。
CPU响应复位信号并进行内部初始化操作,将ALE和
两引脚置成输入方式(高电平)。
主机在RST有效(高电平)后第二个机器周期开始执行内部复位操作,并且在RST变成低电平前的每个机器周期均重复执行内部复位。
我们采用的是电平式开关与上电复位,即可上电复位,也可以手动复位。
当系统上电是,复位电路通过电容C给RST端一个短的高电平信号,此高电平随着Vcc对电容的充电过程而逐渐回落,即RST端上的高电平持续时间取决于电容C充电时间,为了保证系统能可靠的复位,RST端高电平必须维持足够长的时间。
由于单片机是高电平复位,所以当按键SW2按下时候,单片机的9脚RESET管脚处于高电平,此时单片机处于复位状态。
当上电后,由于电容的缓慢充电,单片机的9脚电压逐步由高向低转化,经过一段时间后,单片机的9脚处于稳定的低电平状态,此时单片机上电复位完毕,系统程序从0000H开始执行。
如PC初始状态为0000H,堆栈指针寄存器SP初始状态为07H等等。
图5复位电路
3.3电源电路设计
电子电路中的电源一般是低压直流电,所以要想从220V市电变换成直流电,应该先把220V交流变成低压交流电,再用整流电路变成脉动的直流电,最后用滤波电路滤除脉动直流电中的交流成分后才能得到直流电。
有的电子设备对电源的质量要求很高,所以有时还需要再增加一个稳压电路。
因此整流电源的组成一般由四大部分组成,分别是变压、整
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 抢答 修改稿