软考嵌入式系统设计师基础知识复习笔记讲解资料.docx
- 文档编号:1908611
- 上传时间:2022-10-25
- 格式:DOCX
- 页数:13
- 大小:25.88KB
软考嵌入式系统设计师基础知识复习笔记讲解资料.docx
《软考嵌入式系统设计师基础知识复习笔记讲解资料.docx》由会员分享,可在线阅读,更多相关《软考嵌入式系统设计师基础知识复习笔记讲解资料.docx(13页珍藏版)》请在冰豆网上搜索。
软考嵌入式系统设计师基础知识复习笔记讲解资料
嵌入式系统设计师考试笔记之嵌入式系统根底学问
一,引言
自嵌入式系统设计师考试复习笔记之存储管理篇在嵌入式在线的博客出现后,意外的得到许多挚友的关注和评论,收到不少挚友的邮件,问一些有关考试的问题,盼望得到我的复习笔记的其他局部。
我特别感谢他们,他们的热切关注,使我有了接着往下写的无限动力,使我萌生了将我以前的复习笔记,考试经验结合大纲教程并重新按教程的章节依次整理一份适合考生复习的笔记手册,笔记后面再分析历年的真题,按章节考点找出相关的考题进展分析,盼望能和有爱好的人们一起探讨探讨。
嵌入式系统设计师的一天考试分为上午和下午局部,两局部的考试方式,试题难度,考点分布和复习方法都是不同的。
这次我们探讨的是嵌入式系统根底学问,我本人觉得,这局部出下午大题的可能性不大,主要是分布在上午的75道选择题之中。
从历年的真题和考试大纲来看,上午的选择题主要考察一些根本概念,重要原理的理解,一些关键技术和一些重要的原理引申出来的简洁计算。
依据这些考试特点,复习的时候可以采纳适当的策略,当然每个人的方法都是不一样的,适合自己的方法才是最好的方法。
方法大家可以自己渐渐去体会,我的也不多说了,通过笔记和真题分析就可以表达处理。
对于许多关键的学问点和根本概念,除了记住之外还要彻底理解,否那么出题的时候会进展一些变换,或者引申一些计算,那么就算你知道考那个考点,可能你也做不好。
在复习的过程中,你要记住:
你不是要考一个很高的分数,而是要考一个通过的分数,在复习过程中可以放弃一些内容,只要保证在大局部根本概念,关键技术,重要原理和历年考点上都把握住,能够拿到须要的分数就可以了。
二,复习笔记
1,嵌入式系统的定义
〔1〕定义:
以应用为中心,以计算机技术为根底,软硬件可裁剪,适应应用系统对功能,牢靠性,本钱,体积,功耗严格要求的专用计算机系统。
〔2〕嵌入式系统开展的4个阶段:
无操作系统阶段,简洁操作系统阶段,实时操作系统阶段,面对Internet阶段。
〔3〕学问产权核〔IP核〕:
具有学问产权的,功能详细,接口标准,可在多个集成电路设计中重复运用的功能模块,是实现系统芯片〔SOC〕的根本构件。
〔4〕IP核模块有行为,构造和物理3级不同程度的设计,对应描述功能行为的不同可以分为三类:
软核,固核,硬核。
2,嵌入式系统的组成:
硬件层,中间层,系统软件层和应用软件层
〔1〕硬件层:
嵌入式微处理器,存储器,通用设备接口和I/O接口。
嵌入式核心模块=微处理器+电源电路+时钟电路+存储器
Cache:
位于主存和嵌入式微处理器内核之间,存放的是最近一段时间微处理器运用最多的程序代码和数据。
它的主要目标是减小存储器给微处理器内核造成的存储器访问瓶颈,使处理速度更快。
〔2〕中间层〔也称为硬件抽象层HAL或者板级支持包BSP〕:
它将系统上层软件和底层硬件别离开来,使系统上层软件开发人员无需关系底层硬件的详细状况,依据BSP层供应的接口开发即可。
BSP有两个特点:
硬件相关性和操作系统相关性。
设计一个完整的BSP须要完成两局部工作:
A,嵌入式系统的硬件初始化和BSP功能。
片级初始化:
纯硬件的初始化过程,把嵌入式微处理器从上电的默认状态逐步设置成系统所要求的工作状态。
板级初始化:
包含软硬件两局部在内的初始化过程,为随后的系统初始化和应用程序建立硬件和软件的运行环境。
系统级初始化:
以软件为主的初始化过程,进展操作系统的初始化。
B,设计硬件相关的设备驱动。
〔3〕系统软件层:
由RTOS,文件系统,GUI,网络系统及通用组件模块组成。
RTOS是嵌入式应用软件的根底和开发平台。
〔4〕应用软件:
由基于实时系统开发的应用程序组成。
3,实时系统
〔1〕定义:
能在指定或确定的时间内完成系统功能和对外部或内部,同步或异步时间做出响应的系统。
〔2〕区分:
通用系统一般追求的是系统的平均响应时间和用户的运用便利;而实时系统主要考虑的是在最坏状况下的系统行为。
〔3〕特点:
时间约束性,可预料性,牢靠性,及外部环境的交互性。
〔4〕硬实时〔强实时〕:
指应用的时间需求应能够得到完全满足,否那么就造成重大平安事故,甚至造成重大的生命财产损失和生态破坏,如:
航天,军事。
〔5〕软实时〔弱实时〕:
指某些应用虽然提出了时间的要求,但实时任务间或违反这种需求对系统运行及环境不会造成严峻影响,如:
监控系统,实时信息采集系统。
〔6〕任务的约束包括:
时间约束,资源约束,执行依次约束和性能约束。
4,实时系统的调度
〔1〕调度:
给定一组实时任务和系统资源,确定每个任务何时何地执行的整个过程。
〔2〕抢占式调度:
通常是优先级驱动的调度,如uCOS。
优点是实时性好,反响快,调度算法相对简洁,可以保证高优先级任务的时间约束;缺点是上下文切换多。
〔3〕非抢占式调度:
通常是按时间片安排的调度,不允许任务在执行期间被中断,任务一旦占用处理器就必需执行完毕或自愿放弃,如WinCE。
优点是上下文切换少;缺点是处理器有效资源利用率低,可调度性不好。
〔4〕静态表驱动策略:
系统在运行前依据各任务的时间约束及关联关系,采纳某种搜寻策略生成一张运行时刻表,指明各任务的起始运行时刻及运行时间。
〔5〕优先级驱动策略:
依据任务优先级的上下确定任务的执行依次。
〔6〕实时任务分类:
周期任务,偶发任务,非周期任务。
〔7〕实时系统的通用构造模型:
数据采集任务实现传感器数据的采集,数据处理任务处理采集的数据,并将加工后的数据送到执行机构管理任务限制机构执行。
5,嵌入式微处理器体系构造
〔1〕冯诺依曼构造:
程序和数据共用一个存储空间,程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置,采纳单一的地址及数据总线,程序和数据的宽度一样。
例如:
8086,ARM7,MIPS…
〔2〕哈佛构造:
程序和数据是两个相互独立的存储器,每个存储器独立编址,独立访问,是一种将程序存储和数据存储分开的存储器构造。
例如:
AVR,ARM9,ARM10…
〔3〕CISC及RISC的特点比拟〔参照教程22页〕。
计算机执行程序所须要的时间P可以用下面公式计算:
P=I×CPI×T
I:
高级语言程序编译后在机器上运行的指令数。
CPI:
为执行每条指令所须要的平均周期数。
T:
每个机器周期的时间。
〔4〕流水线的思想:
在CPU中把一条指令的串行执行过程变为假设干指令的子过程在CPU中重叠执行。
〔5〕流水线的指标:
吞吐率:
单位时间里流水线处理机流出的结果数。
假如流水线的子过程所用时间不一样长,那么吞吐率应为最长子过程的倒数。
建立时间:
流水线开场工作到达最大吞吐率的时间。
假设m个子过程所用时间一样,均为t,那么建立时间T=mt。
〔6〕信息存储的字节依次
A,存储器单位:
字节〔8位〕
B,字长确定了微处理器的寻址实力,即虚拟地址空间的大小。
C,32位微处理器的虚拟地址空间位232,即4GB。
D,小端字节依次:
低字节在内存低地址处,高字节在内存高地址处。
E,大端字节依次:
高字节在内存低地址处,低字节在内存高地址处。
F,网络设备的存储依次问题取决于OSI模型底层中的数据链路层。
6,逻辑电路根底
〔1〕依据电路是否具有存储功能,将逻辑电路划分为:
组合逻辑电路和时序逻辑电路。
〔2〕组合逻辑电路:
电路在任一时刻的输出,仅取决于该时刻的输入信号,而及输入信号作用前电路的状态无关。
常用的逻辑电路有译码器和多路选择器等。
〔3〕时序逻辑电路:
电路任一时刻的输出不仅及该时刻的输入有关,而且还及该时刻电路的状态有关。
因此,时序电路中必需包含记忆元件。
触发器是构成时序逻辑电路的根底。
常用的时序逻辑电路有存放器和计数器等。
〔4〕真值表,布尔代数,摩根定律,门电路的概念。
〔教程28,29页〕
〔5〕NOR〔或非〕和NAND〔及非〕的门电路称为全能门电路,可以实现任何一种逻辑函数。
〔6〕译码器:
多输入多输出的组合逻辑网络。
每输入一个n位的二进制代码,在m个输出端中最多有一个有效。
当m=2n是,为全译码;当m<2n时,为局部译码。
〔7〕由于集成电路的高电平输出电流小,而低电平输出电流相比照拟大,采纳集成门电路干脆驱动LED时,较多采纳低电平驱动方式。
液晶七段字符显示器LCD利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。
〔8〕时钟信号是时序逻辑的根底,它用于确定逻辑单元中的状态相宜更新。
同步是时钟限制系统中的主要制约条件。
〔9〕在选用触发器的时候,触发方式是必需考虑的因素。
触发方式有两种:
电平触发方式:
具有构造简洁的有点,常用来组成暂存器。
边沿触发方式:
具有很强的抗数据端干扰实力,常用来组成存放器,计数器等。
7,总线电路及信号驱动
〔1〕总线是各种信号线的集合,是嵌入式系统中各部件之间传送数据,地址和限制信息的公共通路。
在同一时刻,每条通路途路上能够传输一位二进制信号。
依据总线所传送的信息类型,可以分为:
数据总线〔DB〕,地址总线〔AB〕和限制总线〔CB〕。
〔2〕总线的主要参数:
总线带宽:
肯定时间内总线上可以传送的数据量,一般用MByte/s表示。
总线宽度:
总线能同时传送的数据位数〔bit〕,即人们常说的32位,64位等总线宽度的概念,也叫总线位宽。
总线的位宽越宽,总线每秒数据传输率越大,也就是总线带宽越宽。
总线频率:
工作时钟频率以MHz为单位,工作频率越高,那么总线工作速度越快,也即总线带宽越宽。
总线带宽=总线位宽×总线频率/8,单位是MBps。
常用总线:
ISA总线,PCI总线,IIC总线,SPI总线,PC104总线和CAN总线等。
〔3〕只有具有三态输出的设备才能够连接到数据总线上,常用的三态门为输出缓冲器。
〔4〕当总线上所接的负载超过总线的负载实力时,必需在总线和负载之间加接缓冲器或驱动器,最常用的是三态缓冲器,其作用是驱动和隔离。
〔5〕采纳总线复用技术可以实现数据总线和地址总线的共用。
但会带来两个问题:
A,须要增加外部电路对总线信号进展复用解耦,例如:
地址锁存器。
B,总线速度相对非复用总线系统低。
〔6〕两类总线通信协议:
同步方式,异步方式。
〔7〕对总线仲裁问题的解决是以优先级〔优先权〕的概念为根底。
8,电平转换电路
〔1〕数字集成电路可以分为两大类:
双极型集成电路〔TTL〕,金属氧化物半导体〔MOS〕。
〔2〕CMOS电路由于其静态功耗极低,工作速度较高,抗干扰实力较强,被广泛运用。
〔3〕解决TTL及CMOS电路接口困难的方法是在TTL电路输出端及电源之间接一上拉电阻R,上拉电阻R的取值由TTL的高电平输出漏电流IOH来确定,不同系列的TTL应选用不同的R值。
9,可编程逻辑器件根底〔详细参见教程51到61页〕
这方面的内容,从总体上有个概念性的相识应当就可以了。
10,嵌入式系统中信息表示及运算根底
〔1〕进位计数制及转换:
这样比拟简洁,也应当驾驭怎么样进展换算,有出题的可能。
〔2〕计算机中数的表示:
源码,反码及补码。
正数的反码及源码一样,负数的反码为该数的源码除符号位外按位取反。
正数的补码及源码一样,负数的补码为该数的反码加一。
例如-98的源码:
11100010B
反码:
10011101B
补码:
10011110B
〔3〕定点表示法:
数的小数点的位置人为约定固定不变。
浮点表示法:
数的小数点位置是浮动的,它由尾数局部和阶数局部组成。
随意一个二进制N总可以写成:
N=2P×S。
S为尾数,P为阶数。
〔4〕汉字表示法〔教程67,68页〕,搞清晰GB2318-80中国标码和机内码的变
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 嵌入式 系统 设计师 基础知识 复习 笔记 讲解 资料