嵌入式信号发生器设计Word文档下载推荐.docx
- 文档编号:19052149
- 上传时间:2023-01-03
- 格式:DOCX
- 页数:54
- 大小:871.05KB
嵌入式信号发生器设计Word文档下载推荐.docx
《嵌入式信号发生器设计Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《嵌入式信号发生器设计Word文档下载推荐.docx(54页珍藏版)》请在冰豆网上搜索。
2.2芯片选择5
3硬件电路的设计7
3.1基本原理7
3.2资源分配8
3.3最小系统设计8
3.4各部分电路原理20
4软件设计25
4.1软件方案的介绍25
4.2主程序流程图31
5测试结论47
5.1系统连接框图47
5.2信号性能分析47
5.3硬件及波形展示48
结束语51
参考文献52
1绪论
1.1信号发生器的现状
波形发生器亦称函数发生器,作为实验用信号源,是现今各种电子电路实验设计应用中必不可少的仪器设备之一。
它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备,因此是电子测试系统的重要部件,是决定电子测试系统性能的关键设备。
它与示波器、电压表、频率计等仪器一样是最普通、最基本的,也是得到最广泛应用的电子仪器之一。
目前,市场上常见的波形发生器多为纯硬件的搭接而成,且波形种类有限,多为锯齿、正弦、方波、三角等波形。
信号发生器作为一种常见的应用电子仪器设备,传统的可以完全由硬件电路搭接而成,如采用555振荡电路发生正弦波、三角波和方波的电路便是可取的路径之一。
但是这种电路存在波形质量差,控制难,可调范围小,电路复杂和体积大等缺点。
在科学研究和生产实践中,如工业过程控制,生物医学,地震模拟机械振动等领域常常要用到低频信号源。
而由硬件电路构成的低频信号其性能难以令人满意,而且由于低频信号源所需的RC很大;
大电阻,大电容在制作上有困难,参数的精度亦难以保证;
体积大,漏电,损耗显著更是其致命的弱点。
一旦工作需求功能有增加,则电路复杂程度会大大增加。
而数字合成技术(DDS)使信号发生器变为非常轻便、覆盖频率范围宽、输出动态范围大、容易编程、适用性强和使用方便的激励源。
DDS的关键部分是相幅转换部分,根据相幅转换方式的不同,DDS大致分为两类。
ROM查询表法:
ROM中存储有不同相位对应的幅度值,相位累加器输出的相位值寻址ROM,ROM输出对应的幅度序列,实现相幅转换;
计算法:
对相位累加器输出的相位值通过数学计算的方法得到对应的幅度值,实现相幅转换。
采用DDS技术的信号发生器具有操作方便、体积小、耗电少、性能高和在低频范围内稳定性好等特点,所以这种信号发生器逐渐发展成为主流。
1.2嵌入式处理器在信号发生器中的应用[2][9]
当今是科学技术及仪器设备高度智能化飞速发展的信息社会,电子技术的进步,给人们带来了根本性的转变。
现代电子领域中,嵌入式的应用正在不断的走向深入,这必将导致传统控制与检测技术的日益革新。
嵌入控制器因其体积小、可靠性高、功能强、灵活方便等许多优点,其应用已深入到工业、农业、教育、国防、科研以及日常生活等各个领域,对各行各业的技术改造、产品更新换代、加速自动化化进程、提高生产率等方面起到了极其重要的推动作用。
嵌入式处理器构成的仪器具有高可靠性、高性能价格比,在智能仪表系统和办公自动化等诸多领域也得到了极为广泛的应用。
一片嵌入式处理器芯片就相当于一台计算机。
由于嵌入式处理器的这种结构形式,在某些应用领域中,它承担了大中型计算机和通用微型计算机无法完成的一些工作。
使其具有很多显著的优点和特点,因此在各个领域中都得到了迅猛的发展。
嵌入式处理器的特点归纳起来有以下几个方面[19]。
1.具有优异的性能价格比
嵌入式处理器尽可能地把应用所需的存储器,各种功能的I/O接口集成在一块芯片内,因而其性能很高,而价格却相对较低廉,即性能价格比很高。
2.集成度高、体积小、可靠性高
嵌入式处理器把各种功能部件集成在一块芯片上,因而集成度高,均为大规模或超大规模集成电路。
又内部采用总线结构,减少了芯片之间的连线,这大大提高了嵌入式处理器的可靠性与抗干扰能力。
同时,其体积小,对于强磁场环境易于采取屏蔽措施,适合于在恶劣环境下工作。
3.控制功能强
嵌入式处理器体积虽小,但“五脏俱全”,它非常适用于专门的控制用途。
为了满足工业控制要求,一般嵌入式处理器的指令系统中有丰富的转移指令,I/O口的逻辑操作指令。
其逻辑控制功能及运行速度均高于同一档次的微机。
4.低电压、低功耗
嵌入式处理器常用于携带式产品和家用消费类产品,一般都采用电池供电所以其电压和功耗比较低。
利用单片机采用程序设计方法来产生低频信号,其下限频率很低。
具有线路相对简单,结构紧凑,价格低廉,频率稳定度高,抗干扰能力强,用途广泛等优点,并且能够对波形进行细微调整,改良波形,使其满足系统的要求。
只要对电路稍加修改,调整程序,即可完成功能升级。
这里介绍一种采用S3C44B0嵌入式处理器和一片DAC0832数模转换器做成的数字式低频信号发生器,它的特点是价格低、性能高,在低频范围稳定性好、操作方便、体积小、耗电少等。
信号发生器与其它相比还具有如下优点:
①较分立元件信号发生器而言,具有频率高,工作稳定,容易调试等特性;
②较专用DDS芯片的信号发生器而言,具有结构简单,成本低等特性。
1.3内容概述
本文主要研究内容为如何利用ARM7内核的S3C44B0X和数模转换电路产生出常用的波形如三角波、正弦波。
硬件方面文中介绍了S3C44B0X芯片的相关部分以及数模转换电路中的芯片的连接和使用,除此之外也介绍了数模电路和其他硬件如何与S3C44B0X连接的。
软件方面文中叙述了硬件各部分的配置以及软件的工作过程并附全部的软件流程图。
文中第一章主要对课题的研究现状做出了分析并阐明了研究的必要性;
第二章主要介绍了软硬件方案的选择以及芯片的选型并论述了方案的可行性;
第三章主要介绍了硬件方面的相关硬件并提供了对应芯片的连接图以及各个硬件之间的连接图。
第四章主要介绍了软件的工作流程并提供了流程图;
第五章主要为对实物进行测试获得数据并分析这些数据的误差以及说明产生误差的可能原因;
最后是结束语和参考书目。
2系统设计
2.1系统方案的比较
2.1.1选题论证
功能信号发生器是一种为电子测量和计量工作提供符合严格技术要求的电信号设备,因此是电子测试系统的重要部件,是决定电子测试系统性能的关键设备。
这在实验室是比较常用的一种实验器材,而课题所设计的信号发生器能够满足对实验器材的需求,可以按照程序产生所需要的各种波形并且可以按照需求在程序中加入控制占空比和定时发出波形的程序,这是一般的波形发生设备所不具备的,所以对此课题的研究具有很大的意义,有必要开展研究,并且在知识方面已经具备了C语言基础、硬件基础以及对S3C44B0X芯片有了足够的了解,有能力进行该课题的研究。
S3C44B0X具有丰富的接口以及内部集成定时器,中断控制器,通用IO口等模块,可以利用其的IO口驱动键盘和LCD显示并且其定时器最小分辨率足够小使得其做出的信号发生器能够产生出足够高的频率,并且在低频的频段精度更高。
通过按键采集输入信息通过按键判断程序执行相应操作。
用根据不同情况在LCD上显示相关的欢迎界面、退出界面、设置信息或者设置的界面。
定时器在到达定时值的时候产生中断通过GPG口输出数字值给DAC0832,经过数模转换以及电流电压的转换输出波形。
输出的数字值的大小决定了波形的幅值,定时器的定时值决定了波形的频率,所以可以通过专门的计算程序计算出所设定的波形、幅值及频率所对应的数字值然后输出给转换电路产生出所需的波形。
综上所说用S3C44B0X、DAC0832等来设计出功能函数信号发生器的方案是可行的。
2.1.2硬件方案选择
方案一:
DAC0832采用单极性连接方式,S3C44B0芯片一路GPIO与DAC0832芯片相连,在电流输出端连接一级集成运放然后输出。
这种方案输出电压范围为0~-5V,即峰峰电压差值最大为5V。
方案二:
DAC0832采用双极性连接方式,S3C44B0芯片中一路GPIO口输出连接DAC0832,DAC0832输出端连接两级集成运放经过放大后产生电压值范围为-5V~5V。
第一种的方案和第二种方案唯一的差别为第二种方案多一路集成运放使得它能够产生双极性的波形,并且峰峰电压差值为10V。
两种连接方式均具有输出波形稳定,精度高,滤波好,抗干扰效果好,连接简单,性价比高的优点。
但第二种方案产生信号为双极性更符合常用的波形而且电压范围占有优势因此我们设计中采用方案二。
2.1.3软件方案选择
波形产生原理为样值输出,即:
设定m个样值,通过改变样值的大小和样值的输出间隔可以达到改变输出波形的幅值和频率。
预先计算好四种波形的2V、1V、0.1V、0.2V、0.5V的样值并以数组的形式存放,根据这些已经计算好的数组计算出符合设定的波形和频率的数组,根据频率和样值数量计算出定时值,每当定时器产生中断的时候输出计算到的数组里的一个数值(依次),由于数组的数据是按照设置的波形的规律变化的以及定时值×
样值的时间也和设置的频率相符所以经过数模转换后的模拟电压也是按照设置的波形、幅值、频率变化的。
定时器的定时值t是固定的而波形数组的数值和个数是变化的,例如正弦波的一个周期分别计算出m和n个样值(m>
n),则每当定时器达到定时值产生中断的时候会输出一个样值,则第一个波形的周期为m×
t,第二个波形的周期为n×
t,由此可以看出两个波形的频率有差别,只要按照设定的频率计算出波形一个周期的样值数目就能够产生出所需频率的波形,而按照设定值利用不同波形的函数计算出样值数组即可得到所需的波形和幅值。
按照计算出的数组在每个定时器中断的时候输出给数模转换芯片即可获得波形、幅值、频率与设置相同的波形。
方案一的弊端是如果样值数组的元素个数设置的越多所能产生波形的最大频率会越低,优点是程序简单且波形较好;
方案二的弊端是对于频率越高的波形的样值数目越少,容易造成波形不平滑甚至失真而且样值的计算比较繁琐且定时器的定时值很小导致中断一直很频繁得产生对于主程序的执行会产生比较大的影响。
我们的课题目的是产生精确平滑的波形且方案二的程序太过复杂容易出错所以综合利弊采用方案一。
2.2芯片选择
ARMRISC[6]处理器以低功耗,高性能,高性价比受到设计者们的欢迎。
ARM公司自1990年正式成立以来,在32位RISCCPU开发领域不断取得突破,其结构已经从V3发展到V6。
由于ARM公司自成立以来,一直以IP提供者的身份向各大半导体制造商出售知识产权,而自己从不介入芯片的生产销售,加上其设计的芯核具有功耗低、成本低等显著优点,因此获得众多的半导体厂家和整机厂商的大力支持,在32位嵌入式应用领域获得了巨大的成功,目前已经占有75%以上32位RISC嵌入式产品市场。
在低功耗、低成本的嵌入式应用领域确立了市场领导地位。
现在设计、生产ARM芯片的国际大公司已经超过50多家。
随着国内嵌入式应用领域的发展,ARM芯片必然会获得广泛的重视和应用。
但是,由于ARM芯片有多达十几种的芯核结构,70多芯片生产厂家,以及千变万化的内部功能配置组合,给开发人员在选择方案时带来一定的困难。
所以,对ARM芯片做一对比研究是十分必要的。
ARM芯片的选择一般有以下要点[4]:
ARM芯核,系统时钟控制器,内部存储器容量,USB接口,GPIO数量,中断控制器,集成音频接口,nWAIT信号,实时时钟功能,LCD控制器,PWM输出,ADC和DAC,扩展总线,UART和IRDA,DSP协处理器,内置FPGA,时钟计数器和看门狗,电源管理功能和DMA控制器。
S3C44B0X的结构:
S3C44B0X芯片是一款16/32位的低功耗、高性能的嵌入式RISC处理器,工作频率为66MHz,其片内集成ARM7TDMI核,并在ARM7TDMI核基本功能上集成了丰富的外围功能模块,包括8KBCache、LCD控制器、2通道UART、带PWM的5通道定时器核8通道10位ADC、IIC-BUS接口,IIS-BUS接口,同步SIO接口和PLL倍频器。
ARM7TDMI体系结构的特点是它集成了Thumb代码压缩器,片上的ICE断点调试支持,和一个32位的硬件乘法器。
S3C4510B的结构:
S3C4510B是基于以太网应用系统的高性价比16/32位RISC微控制器,内含一个由ARM公司设计的16/32位ARM7TDMIRISC处理器核,S3C4510B比较重要的片内外围功能模块包括:
2个带缓冲描述符(BufferDescriptor)的HDLC通道,2个UART通道,2个GDMA通道,2个32位定时器,18个可编程的I/O口。
片内的逻辑控制电路包括:
中断控制器,DRAM/SDRAM控制器,ROM/SRAM和FLASH控制器,系统管理器,一个内部32位系统总线仲裁器,一个外部存储器控制器。
S3C4510和S3C44B0X均为ARM7TDMI内核,考虑到设计对于接口的要求,S3C4510B引脚太多而且有些专用接口会有浪费,而S3C44B0X的接口和性能完全满足系统需求且引脚比S3C4510B少电路设计更为简单,所以选择S3C44B0X为系统的控制核心。
3硬件电路的设计
3.1基本原理
系统框图如图3.1所示。
图3.1信号发生器系统框图
信号发生器系统主要由CPU、D/A转换电路、电流/电压转换电路、按键和LCD显示电路、电源等电路组成。
图3.2设置操作流程
其工作原理如上图3.2所示,按下“*”键进入设置菜单,在设置菜单中用“A”,“B”键用来切换波形(顺序为三角波、锯齿波、矩形波和正弦波),“A”键切换波形顺序为从前到后,“B”键切换顺序为从后到前,都可以循环切换,例如“A”键切换到正弦波后再按“A”键会切换到三角波。
再按“*”键会进入设置频率的程序,频率可以直接输入3位数字或按“A”,“B”键增减1Hz来进行设置,例如按456数字键频率会改为456Hz。
再按“*”键会进入设置幅值的程序,同样可以按2位数字键(要保证幅值左移位后不大于5.0,否则会显示提示信息并自动将其减5.0V)或按“A”,“B”键增减0.1V来进行设置。
然后再次按下“*”键会把刚才设置的波形、频率、幅值保存。
检测到设置值更改后后CPU会进行处理并在LCD上显示出相关的波形、频率和幅值信息同时将设置的波形的数字信号发送给DAC0832,经过数字模拟转换再经过电流电压转换后产生的就是所设置的波形信号。
如果在设置过程中按下“#”键会返回主程序且不会保存设置值。
如果在设置过程中在按下“*”的间隔中没按下其他键会保持原设置。
例如按键顺序为“*”“*”“456”“*”“A”“*”则在设置波形的时候没改变会保持原设置。
3.2资源分配
软、硬件设计是设计中不可缺少的,为了满足功能和指标的要求,资源分配如下
1.晶振采用10MHz;
2.GPIO口分配:
GPE口为9位通用口,低四位初始化为输出口,高四位为输入口。
GPE[7:
0]连接的4×
4键盘。
GPG口为8位通用口,都初始化为输出口。
GPG[7:
0]与DAC0832的DI[7:
0]数据输入端相连。
GPF口为9位通用口,GPF[1:
0]初始化为输出口。
GPF[1:
0]用来控制DAC0832的输入寄存器选择信号CS、输入寄存器写选通信号WR1、DAC寄存器写选通信号WR2和数据传送信号XFER。
GPC为16位通用口,GPC[3:
1]和GPC[7:
5]初始化为输出口。
GPC[3:
1]连接的3个LED指示灯。
GPC[7:
5]分别连接的LCD的控制端EN,RW,RS。
GPD[7:
0]为8位通用口,初始化为输出口。
分别连接的LCD的VD[7:
0]。
3.3最小系统设计
3.3.1S3C44B0X芯片介绍
S3C44B0X芯片引脚图如图3.3所示。
图3.3S3C44B0X引脚图
1S3C44B0X功能结构简介[12]
S3C44B0X采用了ARM7TDMI[21]内核,0.25um工艺的CMOS标准宏单元和存储编译器。
它提供了全面的、通用的片上外设,大大减少了系统电路中除处理器以外的元器件配置,从而最小化系统的成本。
下面是列出了片上所集成的外设。
◆2.5VARM7TDMI内核,带有8K高速缓存器(SAMBAII总线体系结构,主频高至66MHz);
◆外部存储器控制器(FP/EDO/SDRAM控制,片选逻辑);
◆LCD控制器(最大支持256色STN,LCD具有专用DMA);
◆2通道通用DMA、2通道外设DMA并具有外部请求引脚;
◆2通道UART带有握手协议(支持IrDA1.0,具有16-byteFIFO)/1通道SIO;
◆1通道多主IIC-BUS控制器;
◆1通道IIS-BUS控制器;
◆5个PWM定时器和1通道内部定时器;
◆看门狗定时器;
◆71个通用I/O口/8通道外部中断源;
◆功耗控制:
具有普通,慢速,空闲和停止模式;
◆8通道10位ADC;
◆具有日历功能的RTC;
◆具有PLL的片上时钟发生器。
2S3C44B0X管脚定义。
1)总线控制
OM[1:
0]:
设置S3C44B0X测试模式和确定nGCS0的总线宽度,逻辑电平在复位期间由这些管脚的上拉下拉电阻确定。
00:
8-bit01:
16-bit10:
32-bit11:
Testmode。
ADDR[24:
地址总线输出相应bank的存储器地址。
DATA[31:
数据总线,总线宽度可编程为8/16/32位。
nGCS[7:
芯片选择,当存储器地址在相应段的地址区域时被激活。
存取周期和段尺寸可编程。
nWE:
写允许信号,指示当前的总线周期为写周期。
nWBE[3:
写字节允许信号。
nOE:
读允许信号,指示当前的总线周期为读周期。
nXBREQ:
总线控制请求信号,允许另一个总线控制器请求控制本地总线。
nXBACK:
信号激活指示已经得到总线控制权。
总线应答信号。
nWAIT:
nWAIT请求延长当前的总线周期,只要nWAIT为低,当前的总线周期不能完成。
ENDIAN:
它确定数据类型是littleendian还是bigendian,逻辑电平在复位期间由该管脚的上拉下拉电阻确定。
0:
littleendian1:
bigendian。
2)DRAM/SDRAM/RAM
nRAS[1:
行地址选通信号。
nCAS[3:
列地址选通信号。
nSRAS:
SDRAM行地址选通信号。
nSCAS:
SDRAM列地址选通信号。
nSCS[1:
SDRAM芯片选择信号。
DQM[3:
SDRAM数据屏蔽信号。
SCLK:
SDRAM时钟信号。
SCKE:
SDRAM时钟允许信号。
nBE[3:
在使用SRAM情况下16位字允许信号。
3)LCD控制单元
VD[7:
LCD数据线,在驱动4位双扫描的LCD时,VD[3:
0]为上部显示区数据,VD[7:
4]为下部显示区数据。
VFRAME:
LCD场信号,指示一帧的开始,在开始的第一行有效。
VM:
VM极性变换信号,变化LCD行场扫描电压的极性,可以每帧或可编程多少个VLIN
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 嵌入式 信号发生器 设计