数字电路Word下载.docx
- 文档编号:19028970
- 上传时间:2023-01-03
- 格式:DOCX
- 页数:10
- 大小:40.01KB
数字电路Word下载.docx
《数字电路Word下载.docx》由会员分享,可在线阅读,更多相关《数字电路Word下载.docx(10页珍藏版)》请在冰豆网上搜索。
开关b
与门
与非门
或门
或非门
异或门
LED指示灯不亮
不亮
亮
亮(灯坏)
LED指示灯亮
2.用4与非门进行的与非门实验
3.用4或门进行的或门实验
4.用4或非门进行的或非门实验
5.用4异或门进行的异或门实验
分析与讨论
1.根据实验结果,分析各个门在什么情况下输出信号为1,在什么情况下输出信号为0。
1)与门:
输入变量都为1时,与门输出信号为1;
只要有一个输入变量为0,则与门输出信号为0。
2)与非门:
输入变量都为1时,与非门输出信号为0;
只要有一个输入变量为0,则与非门输出信号为1。
3)或门:
只要有一个输入变量为1,则或门输出信号为1;
输入变量都为0时,或门输出信号为0。
4)或非门:
只要有一个输入变量为1,则或非门输出信号为0;
输入变量都为0时,或非门输出信号为1。
5)异或门:
有且只有一个输入变量为1,则异或门输出信号为1;
其他情况下,异或门输出信号为0。
STE-3A数字电路实验—02
实验二门电路组合实验
1.熟悉多模块的组合工作。
2.学习组合一个简单的门电路。
1.在与门上输入2个4位指令
表2-1
变量A
变量B
0,0,1,1
0,1,0,1
0,0,0,1
0,1,1,1
1,1,0,0
0,0,0,0
1,1,1,1
1,0,1,0
1,0,0,0
1,1,1,0
0,0,0,0
1,1,1,1
2.在或门上输入2个4位指令
经过验证,实验结果符合实验一总结的与门、或门的逻辑关系,即与门:
只要有一个输入变量为0,则与门输出信号为0;
或门:
3.两个异或门的操作。
表2-2
变量C
输出结果
1
经过验证,实验结果符合实验一总结的异或门的逻辑关系,即变量A、B、C中1出现的个数为奇数时,输出变量为1,否则输出变量为0。
1.掌握各个门电路的组合实验,试用与门、或门、非门组成简单的与非门电路。
1)方案1:
在与门后面接一个非门,即可组成简单的与非门电路。
2)方案2:
在非门后面接一个或门,即可组成简单的与非门电路。
STE-3A数字电路实验—03
实验三四位门电路组合实验
1.熟悉并掌握四输入门电路的逻辑功能。
本章节用到由两个完全独立的逻辑门组成的元件,每个门都有四个输入端,一个正相输出端和一个反相输出端。
1.用2与门/与非门进行的与门和与非门实验
表3-1
开关c
开关d
由此可知,只有当所有的输入变量都为1时,与门的四个变量
的值才为1,而与非门的输出值为0。
当四个输入变量中至少有一个为0时,与非门的输出值为1。
2.用2或门/或非门进行的或门和或非门实验
表3-2
由此可知,当或门的四个输入变量都为0时,或门的输出值为0。
至少有一个输入变量为1时,或门的四个变量
输出值为1,只有当所有输入变量都为0时,或非门的输出值才为1。
1.在此实验中,门上的四个输入端能否有悬空现象?
为什么?
STE-3A数字电路实验—04
实验四编码器实验(十进制转换成二进制)
1.进一步掌握编码器的工作原理。
2.熟悉编码器的结构和功能测试方法。
电路原理简述
所有的数字,文字,字母和命令通过计算机被处理成二进制代码,输入地址中必需的编码通过逻辑组合回路可以做到。
8421BCD码是最基本、最简单的编码方案。
每一位二进制数码有自己的特定的数值。
因此,它是有权码。
8421码各位的权值从左到右分别为8、4、2、1。
二进制数每位代码乘上该位的权值称位加权系数。
二进制数每位代码加权系数之和等于它们代表的十进制数。
如三位二进制数100,最高位为1,最低位和中间位均为0,它表示的十进制数为22+0+0=4+0+0=4。
又如四位二进制数1001的最高位和最低位都为1,中间两位均为0,它表示的十进制数为23+0+0+20=8+0+0+1=9。
本章节中,我们讨论的是三位的8421BCD码的编码器,在此,带位值20,21和22的二进制代码将被作为十进制数字0到7。
其逻辑表达分别为:
A=Y1+Y3+Y5+Y7
B=Y2+Y3+Y6+Y7
C=Y4+Y5+Y6+Y7
表4-1
十进制数字
二进制代码
22
21
20
2
3
4
5
6
7
1.试画出有十个输入和四位输出的8421BCD码编码器的逻辑图,并写出四位输出A、B、C、
D的逻辑表达式。
(选做)
STE-3A数字电路实验—05
实验五译码器实验(二进制转换成十进制)
1.进一步掌握译码器的工作原理。
2.熟悉译码器的结构和功能测试方法。
译码器是将输入二进制代码译成一定控制信号或另一种代码的组合逻辑电路,所以译码的过程与编码正好相反。
实验内容与步骤
1.2线-4线译码器
表5-1
输入
输出
2.3线-8线译码器
表5-2
1.下图为一译码器逻辑图,试问该电路是否为最简电路?
若不是,则请进行简化,并画出其相应的最简逻辑图。
STE-3A数字电路实验—06
实验六数据选择器实验
1.进一步掌握数据选择器的工作原理。
2.熟悉掌握选择器的结构和功能测试方法。
数据选择器又称为多路选择器(Multiplexer)是一种多个输入一个输出的中规模器件,其输出的信号在某一时刻仅与输入端信号的一路信号相同,即输出为输入端信号中选择一个输出。
表6-1
A0
A1
A2
A3
B0
B1
B2
B3
X0
X1
X2
X3
叙述数据选择器的逻辑功能。
数据选择器(MUX)的逻辑功能是在地址选择信号的控制下,从多路数据中选择一路数据作为输出信号。
在本实验中,当控制端EAEB信号为1时,数据选择器将地址为A的一组信号送至输出端;
当控制端EAEB信号为0时,数据选择器选择输出地址为B的一组信号。
STE-3A数字电路实验—07
实验七加法器实验
1.进一步掌握半加器、全加器和多位加法器的逻辑功能。
2.熟悉TTL加法器功能的测试方法。
1.半加器逻辑电路由一个异或门和一个与门组成,有两个输入端A、B和两个输出端S、C,其中S为和数,C为向高位进位数。
这个加法器只反映了相加后本位和向高位进位的结果,而不包含低位可能送来的进位数。
半加器的逻辑表达式为:
S=A⊕B
C=AB。
2.全加器逻辑电路由两个与门、两个异或门和一个或门组成,共有三个输入端An、Bn、Cn-1,两个输出端Sn和Cn,Cn-1代表由低位进位上来的数,则输出端Sn就是An、Bn和Cn-1三者相加的结果,而Cn是相加后向高位的进位数。
全加器的逻辑表达式为:
Sn=(An⊕Bn)⊕Cn-1
Cn=An·
Bn+Cn-1(An⊕Bn)
1.半加器实验
表7-1
A
B
S
C
2.全加器实验
表7-2
An
Bn
Cn-1
Sn
Cn
3.四位加法器实验
0100+0011=01111000+0110=11101001+0111=10000
0110+0011=10011100+0111=100111010+0101=1111
1.试由卡诺图求Sn、Cn的逻辑函数表达式(选做)。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路
![提示](https://static.bdocx.com/images/bang_tan.gif)