电子钟设计Word格式.docx
- 文档编号:18793565
- 上传时间:2023-01-01
- 格式:DOCX
- 页数:10
- 大小:1.12MB
电子钟设计Word格式.docx
《电子钟设计Word格式.docx》由会员分享,可在线阅读,更多相关《电子钟设计Word格式.docx(10页珍藏版)》请在冰豆网上搜索。
秒脉冲信号发生器直接决定计时系统的精度,本次设计采用555定时器加分频器来实现。
将1HZ脉冲信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发送一个“分脉冲信号”,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲信号”,该信号将被送到“时计数器”。
“时计数器”采用二十四进制计数器,可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态由七段显示译码器译码,通过六个数码管显示出来。
校时电路对芯片的使能端进行控制,从而控制计数器计数。
数字钟主要由计数器、译码、校时等模块组成。
其中由计数器组成分频器,由555定时器组成的多谐振荡器组成100HZ脉冲信号发生器,再由脉冲信号发生器和分频器组成1HZ脉冲信号发生器。
由不同进制的计数器、译码器和显示器组成计时系统。
秒信号送入计数器进行计数,把累加的结果以“时”、“分”、“秒”的数字显示出来。
“时”显示由二十四进制计数器、译码器、显示器构成,“分”、“秒”显示分别有六十进制计数器、译码器、显示器构成。
图1总体方框图原理框图
2.单元电路设计
(1)秒脉冲模块
①100HZ时钟产生电路
用555定时器组成的多谐振荡器产生100HZ信号脉冲。
f≈1.43/((R1+R2)*C)
图2由555定时器组成的多谐振荡器
要使其产生100HZ信号脉冲,可采用R1=10kΩ,R2=67kΩ,C=0.1μF。
②100分频电路
74LVC161是一种高性能、低功耗CMOS4位同步二进制加计数器。
74LVC161的功能表如下表:
表174LVC161逻辑功能表
74LVC161的引脚图如下图:
图374LVC161的引脚图
图4100分频电路
分频电路是由两块74LVC161芯片组成的。
由74LVC161芯片的功能表可以看出,当清零端CR为1,使能端CET=CEP=1,给第一个74LVC161芯片的CP端加脉冲芯片,来一个脉冲,计一个数,当计够16个数时,第一个74LVC161芯片的进位端TC进一位给第二个74LVC161芯片的使能端,当第二个74LVC161芯片计够7个数且第一个74LVC161芯片计够5个数时,输出高电平,即构成100进制计数器(100分频),将100HZ脉冲信号分成1HZ脉冲信号。
(2)时间计数模块
时间计数模块有时计数、分计数和秒计数等三部分。
时计数模块为二十四进制计数器,其输出为两位8421BCD码;
分计数和秒计数模块都为六十进制计数器,其输出也都为两位的8421BCD码。
采用74LVC161来实现计数模块的计数功能。
①秒计数模块。
秒计数模块为六十进制计数器,它由两片74LVC161组成,采用反馈清零法将其接成六十进制(00-59),并将其输出端接在数码管上显示,来表示电子钟的秒的个位和十位。
个位:
CP接1HZ的脉冲信号,并将Q3和Q1与非后接到其清零端CR,此时它成为十进制计数器(0-9)。
十位:
CP接1HZ的脉冲信号,将Q2和Q1与非后接到其清零端CR,此时它成为六进制计数器(0-5),将个位Q3和Q0与逻辑后接到其使能端CEP和CET。
图5秒计数的芯片接线图
②分计数模块。
分计数模块为六十进制计数器,它由两片74LVC161组成,采用反馈清零法将其接成六十进制(00-59),并将其输出端接在数码管上显示,来表示电子钟的分的个位和十位。
CP接1HZ的脉冲信号,并将Q3和Q1与非后接到其清零端CR,将秒十位的Q2、Q0和秒个位的Q3、Q0与逻辑后接到其使能端CEP和CET。
此时它成为十进制计数器(0-9)。
图6分计数的芯片接线图
③时计数模块。
时计数模块为二十四进制计数器,它由两片74LVC161组成,采用反馈清零法将其接成二十四进制(00-23),并将其输出端接在数码管上显示,来表示电子钟的时的个位和十位。
CP接1HZ的脉冲信号,并将Q3和Q1与非后接到其清零端CR,将秒十位的Q2、Q0、秒个位的Q3、Q0、分十位的Q2、Q0、分个位的Q3、Q0与逻辑后接到其使能端CEP和CET。
CP接1HZ的脉冲信号,将Q1非接到其清零端CR,此时它成为二进制计数器(0-1),将个位Q3和Q0与逻辑后接到其使能端CEP和CET。
图7时计数的芯片接线图
(3)校时模块
当分校时时,将秒的个位芯片的使能端的开关打向低电平;
将分的个位芯片的使能端的开关打向高电平;
将时的个位芯片的使能端的开关打向低电平,此时每1S分钟加一。
当时校时时,将秒的个位芯片的使能端的开关打向低电平,并将时的个位芯片的使能端的开关打向高电平,此时每一秒小时加一。
图8校时模块电路图
(4)译码显示模块
译码显示电路的功能是将“时”、“分”、“秒”计数器输出的四位二进制代码翻译并显示相应的十进制数的状态。
译码器74HC4511有了四个输入端:
D3、D2、D1、D0,与计数器的输出端相连;
有七个数码笔段输出驱动端:
a~g,输出驱动端:
a~g再与七段数字显示器对应端连接。
图9译码显示模块电路图
3.总体电路
图10总体原理图
图11芯片连接总图
表2元件清单表
元件名称
数量
共阴数码管
6
74LVC161计数器
8
74HC4511译码器
非门
2
与门
与非门
5
多向开关
3
555定时器
1
67kΩ电阻
10kΩ电阻
470Ω电阻
42
0.1μF电容
0.01μF电容
IC座14P
12
3.安装调试
(1)安装
根据电路图将各个元器件焊接在PCB板上。
(2)调试
①安装完成后通电,观察各个模块的工作情况;
②若数码管不亮,检查地线通否;
③若整个电路不工作,分模块检查,各个部分的接线、安装、功能是否正常;
④分、时校准部分:
测试是否功能正常。
图12成品图
四.总结
在本次课程设计中遇到不少的问题,如如何产生1Hz的信号脉冲、如何校时时间等问题,通过与同学交流、去图书馆查阅资料和上网参考他人的设计,最终把问题一一解决。
之前通过对《数字电子技术基础》课程的学习,我已经初步掌握了数字电子技术的基本概念,但实际动手、设计电路的能力还远远不足。
回顾起这次课程设计,至今我仍感慨良多。
做了一周的设计,终于可以把结果展示出来了。
通过这次对数字钟的设计与制作,让我进一步地了解了芯片的功能、如何选择合适芯片,对数字电路又有了进一步的认识,也过去所学的理论知识,就像人们所说的温故而知新吧!
从理论到实践,可以学到很多东西,我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计,通过这次课程设计我了解了课程设计的一般步骤,和设计中应注意的问题。
参考文献:
[1]吕思忠主编.数字电路实验与课程设计.哈尔滨工业大学出版社,2001
[2]彭介华.电子技术课程设计指导.北京:
高等教育出版社,2004.2
[3]康华光.电子技术基础-数字部分(第五版).北京:
高等教育出版社,2006.1
[4]曹泰赋.电工电子技术实验.北京:
清华大学出版社,2012.7
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子钟 设计