单片机及接口综合实验设计任务书006Word文件下载.docx
- 文档编号:18788881
- 上传时间:2023-01-01
- 格式:DOCX
- 页数:9
- 大小:58.18KB
单片机及接口综合实验设计任务书006Word文件下载.docx
《单片机及接口综合实验设计任务书006Word文件下载.docx》由会员分享,可在线阅读,更多相关《单片机及接口综合实验设计任务书006Word文件下载.docx(9页珍藏版)》请在冰豆网上搜索。
起迄日期:
6月11日~6月17日
课程设计地点:
中北大学
指导教师:
沈小林
系主任:
王忠庆
下达任务书日期:
2012年06月11日
课程设计任务书
1.设计目的:
通过本设计,掌握单片机与D/A转换器的扩展设计。
2.设计内容和要求(包括原始数据、技术参数、条件、设计要求等):
1、设计技术要求
(1)DA转换器通道:
1
(2)DA转换器位数:
8
(3)DA转换时间:
不大于1μS
2、设计内容
(1)设计地址译码电路、读写控制电路;
(2)选择DA转换器件和必要译码控制器件;
(3)用PROTEL(或手工绘制)扩展存储器电原理图。
(4)写出设计总结报告。
设计报告主要内容包括:
设计目的与要求、系统技术指标或设计要求、设计方案、有关参数计算,主要参考资料及心得体会等
3.设计工作任务及工作量的要求〔包括课程设计计算说明书、图纸、实物样品等〕:
设计总结;
原理图;
结构框图;
参考文献等。
4.主要参考文献:
●要求按国标GB7714—87《文后参考文献著录规则》书写,例:
1傅承义,陈运泰,祁贵中.地球物理学基础.北京:
科学出版社,1985
参考资料不得少于10篇
5.设计成果形式及要求:
系统电原理图;
6.工作计划及进度:
6月11日~6月12日
6月13日~6月13日
6月14日~6月15日
6月16日~6月16日
调研、资料收集;
确定设计方案(选择器件等);
设计电路;
撰写总结、设计报告答辩
系主任审查意见:
签字:
年月日
目录
第一部分……………………………………………………………6
一主芯片介绍………………………………………………6
二设计要求及分析…………………………………………7
三DA转换器及必要译码控制器的选择……………………10
四最小系统电路……………………………………………10
第二部分……………………………………………………………14
设计地址译码电路、读写控制电路…………………………16
第三部分……………………………………………………………13
用Protell画电路原理图………………………………………13
第四部分……………………………………………………………14
设计总结…………………………………………………………15
附录:
…………………………………………………………………14
第一部分设计要求及DA转换器
及译码控制器的选择
一、主芯片介绍——89c51
89C51单片机部分引脚功能:
Vcc(40脚):
电源端,为+5V;
Vss(20脚):
接地端
XTAL2(18脚):
接外部晶体和微调电容的一端;
在89C51片内它是振荡电路反向放大器的输出端,振荡电路的频率就是晶体固有频率。
若需采用外部时钟电路时,该引脚输入外部时钟脉冲。
89C51/8031正常工作时,该引脚应有脉冲信号输出。
XTAL1(19脚):
接外部晶体和微调电容的另一端;
在片内它是振荡电路反向放大器的输入端,在采用外部时钟时,该引脚接地。
RST/VPD(9脚):
RST:
复位信号输入端,高电平有效。
当此输入端保持两个机器周期的高电平时,就可以完成复位操作。
ALE/PROG(30脚),ALE:
地址锁存允许信号端。
正常工作时,该引脚以振荡频率的1/6固定输出正脉冲。
CPU访问片外存储器时,该引脚输出信号作为锁存低8位地址的控制信号。
它的负载能力为8个LS型TTL负载
PSEN(29脚):
程序存储器允许信号输出端。
在访问片外ROM时,定时输出负脉冲作为读片外ROM的选通信号,接片外ROM的OE端。
EA/Vpp(31脚):
EA:
外部程序存储器地址允许输入端。
当该引脚接高电平时,CPU访问片内EPROM/ROM并执行片内程序存储器中的指令,但当PC值超过0FFFH(片内ROM为4KB)时,将自动转向执行片外ROM中的程序。
当该引脚接低电平时,CPU只访问片外EPROM/ROM并执行外部程序存储器中的程序。
PO口:
漏极开路的8位准双向I/O口,每位能驱动8个LS型TTL负载。
P0口可作为一个数据输入/输出口;
在CPU访问片外存储器时,P0口为分时复用的低8位地址总线和8位数据总线。
P1口:
带内部上拉电阻的8位准双向I/O端口,每位能驱动4个LS型TTL负载,可作为一般的输入输出口。
P2口:
带内部上拉电阻的8位准双向I/O端口,每位能驱动4个LS型TTL负载。
在CPU访问片外存储器时,它输出高8位地址。
P3口:
P3口除作一般I/O口外,每个引脚都有第二功能。
二、设计要求及分析:
(2)DA转换器位数:
(3)DA转换时间:
(一)芯片选型
根据上面的设计要求可得DAC0832满足技术指标。
DAC0832介绍:
DAC0832主要由两个8位寄存器和一个8位D/A转换器组成。
该转换芯片有二十个引脚,其各引脚为:
D0~D7:
数字量数据输入线。
ILE:
数据锁存允许信号,高电平有效。
CS:
输入寄存器选择信号,低电平有效。
WR1:
输入寄存器的“写”选通信号,低电平有效。
XFER:
数据转移控制信号线,低电平有效。
WR2:
DAC寄存器的“写”选通信号。
VREF:
基准电压输入线。
RFB:
反馈信号输入线,芯片内已有反馈电阻。
IOUT1和IOUT2:
电流输出线。
IOUT1与IOUT2的和为常数,IOUT1随DAC寄存器的内容线性变化。
一般在单极性输出时,IOUT2接地;
在双极性输出时,接运放。
VCC:
工作电源。
DGND:
数字地。
AGND:
模拟信号地。
DAC0832技术指标分析:
1.DAC0832能够在多个转换器同时工作的同时,实现多通道D/A的同步转换输出,能满足通道数为一个的要求。
选择的通道:
通道1
通道2
通道3
通道4
通道5
通道6
通道7
通道8
000IN0
001IN1
010IN2
011IN3
100IN4
101IN5
110IN6
111IN7
题目要求一路选IN1,故地址锁存时,地址锁存信号应为FE。
2.DAC0832是采用CMOS工艺制造的8外单片D/A转换器,满足转换位数为八位的要求。
3.电流稳定建立时间为1uS,指输入数字量变化时,输出电压变化到相应稳定电压值所需时间。
一般D/A转换器输入数字量从全0变为全1时,输出电压达到规定误差范围时所需时间表示。
这里满足不大于1uS的要求。
(二)存储器的扩展分析
数据存储器RAM:
MCS-C51系列单片机内部仅有128字节的SRAM。
CPU对其内部SRAM有丰富的操作指令,因此片内SRAM是珍贵的操作资源,应合理的应用片内SRAM存储器,充分发挥他们的作用。
但在实际操作中,仅靠片内SRAM存储器是远远不够的,必须扩展外部数据存储器。
常用的数据存储器有静态RAM和动态RAM两种。
在单片机系统中,为避免动态RAM的刷新问题,通常有使用静态RAM。
数据存储器空间也分为片内和片外两部分,即片内RAM和片外RAM。
扩展存储器时,一码转换器件为P0口全八位和P2口的低三位及74HC573地址锁存器来扩展片外2K的RAM(6116)。
程序存储器ROM:
程序存储器的作用是存放单片机的执行程序,是只读存储器。
虽然MCS-51系列单片机具有片内的ROM,但当程序量超过单片机的片内程序存储器时,就需要片外扩展程序存储器。
容量为4KB片内FlahROM,地址为0000H~0FFFH,片外最多可扩至64KBROM/EPROM,地址为1000H~FFFFH,片内外统一编址。
当EA=“1”时:
在0000~0FFFH范围内执行片内ROM中的程序,当指令地址超过0FFFH后就自动转向片外ROM中取指令。
当EA=”0”时:
片内ROM不起作用,CPU只能从片外ROM/EPROM中取指令。
可以从0000H开始寻址。
三、DA转换器件及必要译码控制器件的选择
由上面可得DA转换器件选用DAC0832。
译码控制器件为通过P0口和74HC573锁存器来选通DAC0832工作(详见电路原理图)
之所有选用74HC573锁存器,因为通过它可以控制多个转换器件同时工作,能够节约单片机的I/O端口。
74HC系列的芯片为低功耗芯片,节能效果好,符合当今世界的绿色节能主题,另外74HC573锁存器芯片的管脚位于同一侧相邻排列,有利于画PCB板,减小连线的难度。
四、最小系统电路
单片机最小应用系统,即用最少的原件组成的单片机可以工作的系统。
对51单片机来说,最小系统一般包括:
单片机,晶振电路,复位电路。
复位电路:
复位电路相当于单片机的重启电路部分,单片机在运行过程中遇到环境的干扰或出现程序跑飞的时候,按下复位键就可以使内部的程序从头开始执行。
它由电容串联电阻构成。
当系统一上电,RST脚就会出现高电平,,并且高电平持续的时间由电路的电阻和电容来决定。
典型的51单片机的RST脚的高电平持续两个周期以上就可以复位,所以选择合适的电阻和电容值就可以达到要求的复位时间。
晶振电路:
典型的晶振取11.0592MHZ,若有需要可以选择其他晶振。
51单片机最小系统的晶振电路直接影响单片机的处理速度,频率越大,处理速度越快。
最小系统电路图
第二部分设计方案及电路结构框图
一、设计地址译码电路、读写控制电路
地址译码电路及读写控制电路:
D/A地址译码电路由P0口和74HC573锁存器组成,P0口的八位分别接DAC0832的八位数字量输入端D0~D7和74HC573的八位输入端D0~D7。
通过向D0~D7输入FE使锁存器输出端口Q0~Q7输出为FE,P2口输出为FF。
并将Q0位与DAC0832的XFER相连,这样可以得到DAC0832的地址为0xFFFE。
DAC0832的经典应用接法结构图如下所示:
存储器的地址译码电路有P0口和P2口低三位及74HC573锁存器组成。
74HC573锁存P0口的八位地址,P2口的第三位地址分别于与6116的高三位地址(A8~A10)相连;
89C51的WR/和RD/分别于6116的写允许控制端WE/和读允许控制端OE/连接,以实现读写控制。
EA/悬空(相当于接高电平),使系统使用片内ROM从0000H开始的空间。
第四部分设计总结
选定课题以后,通过去图书馆及利用网络查阅大量的文献资料,并且对这些资料进行总结和分析,对这个题目的内容有了一定的系统了解及大概框架,在课程设计的过程中也遇到了不能突破的瓶颈,但还是通过网络及小组合作找到了突破点最终顺利完成了课程设计。
通过课程设计自己获取信息查阅资料的能力也有了很大的提高,并且熟练掌握了单片机8位D/A转换接口电路。
整个设计过程包括单片机最小系统电路的设计,即晶振电路,复位电路和单片机组成的单片机最小系统;
根据题目要求的转换位数和转换时间要求,通过分析比较,选择合适的的D/A转换器;
由于片内RAM容量比较小,在电路里扩展了2KB的片外RAM。
本次课程设计以Protell99se为主要软件,画电路图,进一步加深了对此软件的使用能力,对各种器件的名称有了熟练的了解记忆,便于以后快速查找各种元器件。
总之,通过本次课程设计,学到不少东西,在处理文件的能力也有所提高,还学会了一些画图软件和仿真软件及很多计算机方面的技能,可以说是受益匪浅。
参考文献
1.韩焱,张艳华,王康谊.数字电子技术基础.北京:
电子工业出版社,2009
2.郭天祥.新概念C51单片机C语言教程.北京:
电子工业出版社社,2011
3.彭伟.单片机程序设计实例.北京:
电子工业出版社,2011
4.高伟.AT89单片机原理及其应用.北京:
国防工业出版社,2008
5.李北明,于铭.单片机原理与实践教程.哈尔滨:
哈尔滨工程大学出版社,2009
6.张毅和,王敏男,许宏昌,余春长,例说51单片机,北京:
人民邮电出版社,2010
7.刘守义.单片机应用技术.西安:
西安电子科技大学出版社,2006
8.张毅刚.MCS-51单片机原理及应用.哈尔滨:
哈尔滨工业大学出版社,2004
9.李建中.单片机原理及应用.西安:
西安电子科技大学出版社,2002
10.李朝青.单片机原理及接口技术.北京:
北京航空航天大学出版社,2006
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 单片机 接口 综合 实验设计 任务书 006