版图设计实验报告讲解.docx
- 文档编号:1874840
- 上传时间:2022-10-24
- 格式:DOCX
- 页数:29
- 大小:1.10MB
版图设计实验报告讲解.docx
《版图设计实验报告讲解.docx》由会员分享,可在线阅读,更多相关《版图设计实验报告讲解.docx(29页珍藏版)》请在冰豆网上搜索。
版图设计实验报告讲解
电子科技大学成都学院
实验报告册
课程名称:
集成电路版图设计实验
姓名:
vvv
学号:
10407101--
院系:
微电子技术系
专业:
集成电路设计与集成系统
教师:
---
2013年01月08日
实验一:
应用于开关的脉宽调制比较器的电路搭建
1、实验目的:
1.学习LINUX操作系统,了解其基本功能以及运用;
2.学习Cadence软件;
3.学习电路原件在库里的调用;
4.学习分析电路图并有效正确的搭建电路图;
5.学习电路图错误的检查并改正;
6.学习电路图的CDL检查。
二、实验原理和内容:
实验原理:
利用Schematic及库调用出需要的电路symbol器件,将各器件根据“应用于开关的脉宽调制比较器”的电路图进行电路搭建;
实验内容:
在file→new→(librarycellview)新建库及单元来搭建电路,并检查电路错误加以改正,直到没错误为止。
三、实验步骤:
1.打开IC_design软件;
2.使用用户名:
layout710106,密码:
123456登录IC1服务器,进入软件;
3.打开桌面上layout710106‘shome文件夹,进入CMSC目录,鼠标右键单击,打开一个terminal,输入“virtuoso&”后回车;
4.在打开的virtuoso…进行file→new→library,在弹出对话框输入“710106”,再在technologyfile里选择第三个选项→ok。
5.再file→new→cellview,按图示填入Cell名称,type选择layout——ok。
6进入电路图设计窗口;
7.分析电路图结构,并逐个调取器件;
8.按“i”键添加器件,在弹出的窗口单击Browse,再在所弹出界面选择所需调用的
MOS管及器件,Library选择CSMC05MS,Cell选择pmos,在View选择器件类型symbol;
9.根据电路图上器件的数据,在下图中设置对应的器件参数;
10.点击Hide,鼠标在电路图界面单击,将器件放在合适的位置;
11.在所有器件调取结束后,按“w”键,参照电路图对器件进行连线;
12.连线结束后,添加对应引脚以及端口;(操作如图,注意选择正确的Direction,SignalType类型);
13.完成电路图搭建后,再对电路图进行适当的调整;
14.按“x”检查电路图错误,如果有错误则会出现闪的黄色X装图标,以此根据电路图进行修改,直到按“x”后不再报错;
15.导出电路图网表文件,进行CDL检查,file→Export→CDL…;
16.再弹出的窗口设置对应项,LibraryBrowser设置电路图文件路径;在OutputCDLNetlistFile填入电路图文件名并后缀.cdl;在RunDirectory设置LVS文件路径,点击ok。
实验需注意:
1.调取器件时要特别注意该MOS器件类型,是PMOS还是NMOS;
2.对器件参数进行设置时要注意沟道宽度W,沟道长度以L及并联参数M的值;
3.引脚及端口的调用时分析清楚该端口类型,inputoroutput等,并且引脚名称一定要与所给电路图一致;
4.特别注意连线交叉的地方不能连错,若相连则有结点,否则没有结点;
5.将VDD与GND分别接到一条线上;
6.最后检查错误按“x”键,若报出错误则逐个修改,直到没有错误为止。
7.如果一个结点有4条线,可能会报错,此时任意选择一条线接到结点旁边使其不与其他三条线共用一个结点。
四、实验数据和结果:
总的电路图:
实验导出的网表信息:
************************************************************************
*auCdlNetlist:
*
*LibraryName:
710106
*TopCellName:
buxian
*ViewName:
schematic
*Netlistedon:
Jan718:
21:
492013
************************************************************************
*.BIPOLAR
*.RESI=2000
*.RESVAL
*.CAPVAL
*.DIOPERI
*.DIOAREA
*.EQUATION
*.SCALEMETER
*.MEGA
.PARAM
*.GLOBALvss!
+VDD!
*.PINvss!
*+VDD!
************************************************************************
*LibraryName:
710106
*CellName:
buxian
*ViewName:
schematic
************************************************************************
.SUBCKTbuxianBIAS1BIAS2IB_PWMIS_PWMOUTPWM_EN1VCOMP
*.PININFOIB_PWM:
IIS_PWM:
IPWM_EN1:
IVCOMP:
IBIAS1:
OBIAS2:
OOUT:
O
MM19net026net15net078VDD!
NPW=2uL=1uM=1
MM14net50net51net12net12NPW=10uL=1uM=2
MM22BIAS1BIAS1VDD!
VDD!
NPW=6uL=3uM=1
MM9OUTBIAS1VDD!
VDD!
NPW=6uL=3uM=2
MM8net078BIAS1VDD!
VDD!
NPW=6uL=3uM=2
MM7net15BIAS1VDD!
VDD!
NPW=6uL=3uM=2
MM6net12BIAS1VDD!
VDD!
NPW=6uL=3uM=8
MM5net11BIAS1VDD!
VDD!
NPW=6uL=3uM=8
MM4BIAS2BIAS1VDD!
VDD!
NPW=6uL=3uM=1
MM29net33net020net12net12NPW=10uL=1uM=2
MM2OUTPWM_EN1net6net6NPW=2uL=1uM=1
MM1BIAS1PWM_EN1net6net6NPW=2uL=1uM=1
MM0net037PWM_EN1VDD!
VDD!
NPW=2uL=1uM=2
MM35net037PWM_EN1vss!
vss!
NNW=2uL=1uM=1
MM34BIAS2net058net062net062NNW=1uL=1uM=1
MM33net026net058net062net062NNW=1uL=1uM=1
MM28BIAS2BIAS2net46vss!
NNW=4uL=1uM=2
MM27net15net062net062vss!
NNW=4uL=1uM=1
MM26net023PWM_EN1net064net064NNW=4uL=1uM=1
MM32IB_PWMIB_PWMnet023vss!
NNW=4uL=1uM=2
MM24BIAS1IB_PWMnet023vss!
NNW=4uL=1uM=2
MM20OUTnet026net026vss!
NNW=4uL=2uM=1
MM30net020IS_PWMnet11net11NNW=4uL=1uM=2
MM17net078net15net33vss!
NNW=8uL=2uM=1
MM16net50net15net15vss!
NNW=8uL=2uM=1
MM13net51VCOMPnet11net11NNW=4uL=1uM=2
MM31net46net46net023vss!
NNW=4uL=1uM=1
MM11VDD!
BIAS2net078vss!
NNW=4uL=1uM=2
RR5net037net058148K$[RH]
RR4net33net026135K$[RH]
RR3net50net026135K$[RH]
RR2net51net026146K$[RH]
RR0net020net026146K$[RH]
CC0net058vss!
200.0f$[CP]M=1
.ENDS
五、实验总结:
1.通过本实验,我初步学会了Liunx操作系统以及Cadence软件的使用规则,方法;
2.在使用Cadence软件时,同时掌握了一些基本的指令如:
virtuoso&;
3.学会了在Cadence软件中新建库及单元,来将事先设计好的电路图在软件中实现;
4.同时学会了电路元件的调用,电路图各端口器件的调用,和对其参数的正确设置;
5.在放置MOS时需要按鼠标中键来调整MOS的方向,此时需要注意不要把方向放反,否则会影响电路图的走线;
6.在按“w”画线时尽量使画的线呈直线形;
7.学会了怎样分析电路图的报错,并将其修改;
8.学会了电路网表的导出,并分析其导出结果来进行试验验证,以此将是LVS检查的重要部分。
实验二:
应用于开关的脉宽调制比较器的版图设计
1、实验目的:
1.学习掌握Cadence软件的使用;
2.掌握实际电路的分析方法;
3.掌握半导体集成电路的各项设计规则;
4.学习并掌握Cadence软件的一些特别指令,常用的快捷按键功能;
5.掌握利用Cadence软件来进行版图设计;
6.掌握电路版图的最优化布局;
7.掌握版图的DRC,LVS检查方法与步骤,并能够根据所报出的错误按照版图设计规则对其修改;
二、实验原理和内容:
实验原理:
根据“应用于开关的脉宽调制比较器”的电路图,再结合Cadence软件按照版图设计规则来进行版图的设计;
实验内容:
结合电路图设计出版图,再对版图进行DRC检查和LVS检查;
三、实验步骤:
1.打开版图设计软件进入系统,进入layout710106‘s下的CSMC目录,打开一个terminal,输入“virtuoso&”回车;
2.接着在file→new→cellview,新建单元;
3.再弹出的窗口设置相关参数,library选择“710106”,Cell填入模块名称,Type选择layout,最后点击OK;
版图各模块的设计:
1.进入版图设计界面,按“i”在CSMC05MS里调NMOS,器件参数:
W=4U.L=1U,Columns=4,设置好后点击Hide,将器件放置在合适的位置;
2.分析电路图可得各NMOS源极共用,所以选中MOS管,按“q”,修改DeltaX的值,使MOS管源极重合,还要在NMOS管四周打一圈ptap;
3.栅极用GT层连接,再将ABBA最左边A管漏极用金属1连出与GT层相连,此时、在金属重合的部分打“ploy—M1”孔;再将M
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 版图 设计 实验 报告 讲解
![提示](https://static.bdocx.com/images/bang_tan.gif)