信号波形合成毕业设计正文Word文件下载.docx
- 文档编号:18746224
- 上传时间:2023-01-01
- 格式:DOCX
- 页数:48
- 大小:519.20KB
信号波形合成毕业设计正文Word文件下载.docx
《信号波形合成毕业设计正文Word文件下载.docx》由会员分享,可在线阅读,更多相关《信号波形合成毕业设计正文Word文件下载.docx(48页珍藏版)》请在冰豆网上搜索。
英文翻译-----------------------------------------------42
摘要:
本系统设计了一个信号波形合成电路,系统包括:
晶振和辅助整形电路构成的方波振荡电路,产生方波信号;
采用74HC161N等组成分频电路,使高频方波转换成10kHz、30kHz等各个正弦信号;
滤波电路使各个频率的方波到正弦波的转换;
放大电路控制各个信号幅值的大小;
移相网络控制输入与输出信号之间的相位差;
加法电路完成多个信号的合成;
由此,本系统能实现把10kHz、30kHz和50kHz的正弦信号合成为近似方波;
能实现把10kHz、30kHz和50kHz等正弦信号合成位近似三角波;
实现对10kHz、30kHz等各个正弦信号幅值的测量和显示。
关键字:
正弦波、方波、三角波
Abstract:
thesystemdesignasignalwaveformsynthesiscircuits,systemsinclude:
crystalresonanceandauxiliaryplasticcircuitconsistsofsquarewaveoscillatorcircuit,producesquarewavesignal;
Using74HC161Netcpoints,high-frequencypulsefrequencycircuitconvertkHz,30OctoberkHzetc.Eachsinesignals;
Filtercircuitmakeeachfrequencyconversionofsquarewavetothesinewave;
Amplifyingcircuitcontrolthesizeofeachsignalamplitude;
Phaseshiftingnetworkcontrolinputandoutputsignalofthephasedifferencebetween;
Additionofcompletemultiplesignalcircuitsynthesis;
Thus,thissystemcanrealizethe10kHz,30kHzand50kHzsinusoidalsignalsynthesisforapproximatesquare-wave;
CanrealizekHz,the10kHzand50kHz30suchsinesignalaapproximatetriangularwavesynthesized;
ToachievekHzkHz,30Octoberallsinusoidalsignalamplitudemeasurementsanddisplay.
Keyword:
sinewaveandsquare-wave,trianglewave
前言
信号波形合成作为一种基本电子设备必要的系统,无论是在教学、科研还是在部队技术保障中,都有着广泛的使用。
信号波形合成作为一种通用电子测试仪器的组成是军队进行科技战争不可缺少的一种测试仪器。
因此,从理论到工程对信号的发生进行深入研究,不论是从教学科研角度,还是从部队技术保障服务角度出发都有着积极的意义。
随着科学技术的发展和测量技术的进步,对信号发生器的要求越来越高,普通的信号波形合成已无法满足目标高、频率切换速度快、切换相位连续、输出信号噪声低、可编程、全数字化易于集成、体积小、重量轻等优点。
随着数字技术的飞速发展,
在现代电子学的各个领域,常常需要高精度且频率可方便调节的信号源。
尤其是随着通信事业的发展,频道的分布日趋密集,要求有高精度、高稳定度的通信频率。
用常规的信号发生器无法满足要求。
为解决这个难题,人们提出频率合成器的方案高精度大动态范围数字/模拟(D,A)转换器的出现和广泛应用,用数字控制方法从一个标准参考频率源产生多个频率信号的技术,即直接数字合成(DDS)异军突起。
其主要优点有:
(1)频率转换快:
DDS频率转换时间短,一般在纳秒级;
(2)分辨率高:
大多数DDS可提供的频率分辨率在1Hz数量级,许多可达0.001Hz;
(3)频率合成范围宽;
(4)相位噪声低,信号纯度高;
(5)可控制相位:
DDS可方便地控制输出信号的相位,在频率变换时也能保持相位联系;
(6)生成的正弦/余弦信号正交特性好等。
因此,利用DDS技术特别容易产生频率快速转换、分辨率高、相位可控的信号,这在电子测量、雷达系统、调频通信、电子对抗等领域具有十分广泛的应用前景。
1971年,美国学者J.Tierney等人撰写的“ADigitalFrequencySynthesizer”一文首次提出了以全数字技术,从相位概念出发直接合成所需波形的一种新合成原理。
限于当时的技术和器件产能,它的性能指标尚不能与已有的技术盯比,故未受到重视。
近几年间,随着微电子技术的迅速发展,直接数字频率合成器(DirectDigitalFrequencySynthesis简称DDS或DDFS)得到了飞速的发展,它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。
具体体现在相对带宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面,并具有极高的性价比。
一系统要求
设计制作一个电路,能够产生多个不同频率的正弦信号,利用傅里叶原理产生以10KHz为基波,以奇次谐波为辅助谐波的信号,并将这些信号再合成为近似方波和其他信号。
电路示意图如图1所示:
图1信号波形合成电路示意图
1.2要求及指标
1.2.1基本要求
(1)方波振荡器的信号经分频与滤波处理,同时产生频率为10kHz和30kHz的正弦波信号,这两种信号应具有确定的相位关系;
(2)产生的信号波形无明显失真,幅度峰峰值分别为6V和2V;
(3)制作一个由移相器和加法器构成的信号合成电路,将产生的10kHz和30kHz正弦波信号,作为基波和3次谐波,合成一个近似方波,波形幅度为5V,合成波形的形状如图2所示。
图2利用基波和3次谐波合成的近似方波
1.2.2发挥部分
(1)再产生50kHz的正弦信号作为5次谐波,参与信号合成,使合成的波形更接近于方波;
(2)根据三角波谐波的组成关系,设计一个新的信号合成电路,将产生的10kHz、30kHz等各个正弦信号,合成一个近似的三角波形;
(3)设计制作一个能对各个正弦信号的幅度进行测量和数字显示的电路,测量误差不大于5%;
(4)其他。
二系统设计方案
方案一:
采用555多谐振荡电路来产生方波信号,这样电路简单频率可调,但是从555谐振电路出来的方波,占空比难以调节,信号不稳定,可靠性低,不利于后级电路的调节,故不采用此方案。
方案二:
通过反相器、外加电阻和电容来产生频率可调、占空比可调的方波信号。
其优点电路简单,但工作频率不够稳定。
方案三:
利用单片机时钟信号,通过软件编程实现输出10kHz方波信号。
实现起来相对较容易,但若没有时间做本参赛题的发挥部分,大材小用了。
方案四:
直接采用6MHz晶振和辅助整形电路,产生方波信号;
利用74HC161计数器后接74LS74D触发器组成分频电路对6MHz晶振进行分频,得到不同频率的方波;
滤波电路把前级分频得到的方波信号转换成频率相同的正弦信号;
但是这些正弦波信号中存在直流成分需要通过减法电路调整正弦波信号为双极性(正负相间的正弦波);
然后通过放大电路实现信号幅值的放大以达到指标中所需要的信号合成的幅值;
再通过移相网络实现3次谐波、5次谐波与10kHz基波之间相位关系的调节,必须调节到同向;
加法电路,实现几个信号合成为一个近似方波信号;
模拟开关选择不同通道的信号,送到有效值检波电路检波;
采集信号有效值然后ADC0809对模拟信号进行数字处理,再送入单片机进行计算并在数码管上显示。
综上所述,选择方案四,使用晶振产生的方波信号稳定,有利于电路波形的调节及系统的稳定性。
其系统框图如下所示:
图3系统整体框图
二、理论基础
方波信号由基波成分和若干个谐波成分构成任何具有周期为T的波函数f(t)都可以表示为三角函数所构成的级数之和,即:
,
;
本作品根据这一理论原理制作而成。
图4方波(左)三角波(右)
所谓周期性函数的傅里叶分解就是将周期性函数展开成直流分量、基波和所有n阶谐波的迭加。
如图4所示的方法可以写成:
此方波为奇函数,它没有常数项。
数学上可以证明此方波可表示为:
同样,对于如图4所示的三角波也可以表示为:
。
三、软硬件设计
(一)硬件设计
3.1.1方波振荡电路
方案1:
直接采用6MHz晶振。
由于晶振可靠稳定,产生的方波波形质量好,对于后级电路波形的调节有帮助。
直接给晶振加上电源,简单方便就可以得到一个方波输出,由于输出的方波波形不是很好有所失真所以在后级加上一个整形电路,可使波形变得更加完善。
其仿真与测试结果见图10。
电路如下图所示:
图5方波振荡电路
3.1.2分频器
利用VHDL语言对FPGA编程直接对6MHz晶振产生的方波进行分频,这样做简单方便硬件电路少,就是有点浪费了FPGA的资源。
采用74HC161进行计数再通过74HC204输入与非门给74HC161清零最后连到D触发器再2分频一次。
采用集成芯片,纯数字电路,输出稳定,精度高,可靠性高,价格便宜实惠且能实现系统所需要的要求。
首先对6MHZ晶振进行20分频产生300KHz的方波信号,然后分别进行15次,5次,3次分频,最后用D触发器做2分频,也就是对300KHz信号进行了30次、10次和6次分频,即可得到10kHz,30kHz,50kHz。
其基本框图如下:
图6分频电路
综上所述:
方案一FPGA集成度高,偏数字方面,虽然能满足本课题要求但是价格昂贵,且把一个FPGA小系统就让它完成一个分频的功能也非常的浪费资源,结合到各方面的因素我们就采用方案二,用纯数字电路来完成分频,这样价格便宜而且能很好的完成指标,唯一就是硬件的连线比较复杂,要事先设计安排布线。
3.1.3减法电路
采用由OP07CP组成的电路,很简单其实就是在含有正电压的波形中,在反相输入端引入一个可以通过调节R1、R2来控制的直流电平信号来减去原本的波形中的直流成分,实现单极性向双极性转换,使滤波出来的正弦波能够滤去直流成分,转换成正负相间的正弦波。
我们就采用此方案,集成运放组成的减法电路如图所示,输入信号Ui1和Ui2分别通过R1、R2加到了运放的反向比例输入端和同向比例输入端,输出电压经过Rf反馈到反向比例输入端。
如图可知:
图7:
减法电路理论计算
如图可以看出输出电压Uo与两个输入端的差值(Ui2-Ui1)成比例故称为差值放大器或减法器,减法器对原件对称性要求很高,元件失配将带来较大的误差,而且产生共模输出电压。
在本次设计中我们采用图8在反向比例输入端我们给入可调电阻来方便最后的调试,在反相输入端引入一个可以通过调节R1、R2来控制的直流电平信号来减去原本的波形中的直流成分,实现单极性向双极性转换,使滤波出来的正弦波能够滤去直流成分,转换成正负相间的正弦波。
图8减法电路
3.1.4滤波电路
无源滤波。
由无源元器(电阻、电容、电感)设计而成,电路简单,调节方便。
有源滤波。
由运算放大器、电阻和电容构成,无需电感器。
还可提供电压增益。
带通滤波电路。
采用OP07CP和R、C组成带通滤波电路,低通滤波与带通滤波串联使用。
虽然能满足要求但是在调试过程中,输出的波形不稳定,失真大,难以调试。
低通滤波电路。
采用由OP07CP和R、C组成的三阶低通滤波器,实现方波信号到正弦信号得转换。
电路结构类似半桥。
电路中的R、C参数主要是根据公式
进行计算,在调试过程中,由于这是模拟电路每个原件之间的分布参数都不同都会对最后滤出的正弦波有所影响,因此在测试时要不时的换电阻电容直到最后输出为无失真的正弦波,对图中12中的R1、R2、R3进行微调,可使输出波形更加光滑。
其电路仿真与测试结果见后图12。
综上所述,在方案确认过程中,带通电路所存在的不定因素比低通滤波更多,调试显得不易,为了能因此选择方案四。
图7滤波硬件实现电路
3.1.5移相电路
方案:
采用由三个OP07CP芯片构成的电路。
通过滑变电阻R8,可调节输出与输入波形之间的相位;
后级运放U3构成一个同相放大器,改变电阻比例来调节输出波形的幅值。
图13移相硬件实现电路
移相网络的传递函数:
(7-1)
(7-2)
设图13中滑动变阻器
、
的比例系数为
(0
1),根据叠加定理,得出网络的传递函数为
(7-3)
本电路按(
~
)的移动范围设计的,即由式(7-1)(7-2)
=
得出:
(7-4)
此时的传递函数为:
(7-5)
相移随
的变化关系为:
(7-6)
从上述公式中看出,可以通过调节电路中电阻、电容值,来控制输入与输出波形间的相位差,使它们之间的相位差越小越好。
3.1.6加法电路
采用TI公司的THS3091D芯片和模拟开关MPC508A组成可控多通道输入加法电路。
模拟开关MPC508A控制8个输入的通断,可得到不同输入谐波组成的方波信号或是三角波信号。
加法电路作用是对10kHz、30kHz、50kHz三个正弦波信号进行合成方波信号,通过信号进入反向比例输入端采用高速集成运放TI公司生产的3091[4]。
其中AV=
,RP4取50kΩ。
为了使输出合成波形不反向我们采用方案一,使信号从同向比例输入端输入加法电路公式:
,当输入谐波分量越多,输出波形就越接近方波或三角波。
电路仿真与测试结果见后图13-1,13-2,13-3。
图14加法硬件实现电路
3.1.7有效值检波电路
采用AD637芯片,经过芯片内部电路,可以在输出端得到输入信号的有效值,输入输出之间的关系为:
但是由于芯片比较贵,为了解决本系统的要求换其他芯片调怕效果没那么好,最后还是在朱雷老师的帮助下在创新实验室借了一块AD637,在最后调试时输出还是会有衰减,我们还是通过软件引入了补偿误差,使得系统在最后显示时能满足5%的误差。
有效值检波电路如图15所示电路很简单,只有几个原件,也很好理解。
图15有效值检波电路
3.1.8ADC0809实现模数转换
ADC0809是美国国家半导体公司生产的CMOS工艺8通道,8位逐次逼近式的AD转换器。
其内部有一个8通道多路开关,它可以根据地址码锁存译码后的信号,只选通8路模拟输入信号中的一个进行A/D转换。
是目前国内应用最广泛的8位通用A/D芯片。
1.主要特性
1)8路输入通道,8位A/D转换器,即分辨率为8位。
2)具有转换起停控制端。
3)转换时间为100μs(时钟为640kHz时),130μs(时钟为500kHz时)
4)单个+5V电源供电
5)模拟输入电压范围0~+5V,不需零点和满刻度校准。
6)工作温度范围为-40~+85摄氏度
7)低功耗,约15mW。
2.内部结构
ADC0809是CMOS单片型逐次逼近式A/D转换器,内部结构如图13.22所示,它由8路模拟开关、地址锁存与译码器、比较器、8位开关树型A/D转换器、逐次逼近寄存器、逻辑控制和定时电路组成。
图15ADC0809内部结构
图中多路开关可选通8个模拟通道,允许8路模拟量分时输入,共用一个A/D转换器进行转换,这是一种经济的多路数据采集方法。
地址锁存与译码电路完成对A、B、C3个地址位进行锁存和译码,其译码输出用于通道选择,其转换结果通过三态输出锁存器存放、输出,因此可以直接与系统数据总线相连,图16为通道选择表。
图16通道选择表
3.外部特性(引脚功能)
ADC0809芯片为28引脚为双列直插式封装,其引脚排列见图17。
对ADC0809主要信号引脚的功能说明如下:
IN7~IN0——模拟量输入通道
ALE——地址锁存允许信号。
对应ALE上跳沿,A、B、C地址状态送入地址锁存器中。
START——转换启动信号。
START上升沿时,复位ADC0809;
START下降沿时启动芯片,开始进行A/D转换;
在A/D转换期间,START应保持低电平。
本信号有时简写为ST.
A、B、C——地址线。
通道端口选择线,A为低地址,C为高地址,引脚图中为ADDA,ADDB和ADDC。
其地址状态与通道对应关系见表9-1。
CLK——时钟信号。
ADC0809的内部没有时钟电路,所需时钟信号由外界提供,因此有时钟信号引脚。
通常使用频率为500KHz的时钟信号
EOC——转换结束信号。
EOC=0,正在进行转换;
EOC=1,转换结束。
使用中该状态信号即可作为查询的状态标志,又可作为中断请求信号使用。
D7~D0——数据输出线。
为三态缓冲输出形式,可以和单片机的数据线直接相连。
D0为最低位,D7为最高
OE——输出允许信号。
用于控制三态输出锁存器向单片机输出转换得到的数据。
OE=0,输出数据线呈高阻;
OE=1,输出转换得到的数据。
Vcc——+5V电源。
Vref——参考电源参考电压用来与输入的模拟信号进行比较,作为逐次逼近的基准。
其典型值为+5V(Vref(+)=+5V,Vref(-)=-5V).
GND:
地。
图17ADC0809管脚图
ADC0809工作过程
下面我们主要介绍实现前两个步骤的方法。
步骤一:
控制ADC进行正确采样,读取正确的采样值。
前面我们已经提到了芯片的datasheet对于硬件设计以及软件编程的重要性。
同样,要使得ADC0809正常工作,我们依然首先需要仔细的阅读其使用手册。
仔细阅读手册后,我们发现了在手册的第7页给出了一个时序图(TimingDiagrams),如图18所示
图18:
ADC0809手册给出的ADC转换时序图
图18给出的其实就是使ADC0809正确工作的软件编程模型。
由图可见,实现一次ADC转换主要包含下面三个步骤:
1.启动转换:
由图18中的上部“FIGURE10A”可知,在/CS信号为低电平的情况下,将/WR引脚先由高电平变成低电平,经过至少tW(WR)I延时后,再将/WR引脚拉成高电平,即启动了一次AD转换。
注:
手册中给出了要正常启动AD转换/WR的低电平保持时间tW(WR)I的最小值为100ns,(见手册第4页的ElectricalSpecification,如图19红圈所示)即/WR拉低后延时大于100ns即可以,具体做法可通过插入NOP指令或者调用delay()延时函数实现,不用太精确,只要估计插入的延时大于100ns即可。
2.延时等待转换结束:
依然由图17中的上部“FIGURE10A”可知,由拉低/WR信号启动AD采样后,经过1到8个Tclk+INTERNALTc延时后,AD转换结束,因此,启动转换后必须加入一个延时以等待AD采样结束。
注:
手册中给出了内部转换时间“INTERNALTc”的时间范围为62~73个始终周期(见手册第4页的ElectricalSpecification,如图19兰圈所示),因此延时等待时间应该至少为8+73=81个时钟周期。
本试验时钟频率约为Fclk=1/1.1R36C15=606KHz,其中R36约为150K,C15约为150pF,因此时钟周期约为Tclk=1/Fclk=1.65us。
所以该步骤至少应延时81*Tclk=133.65us.具体做法可通过插入NOP指令或者调用delay()延时函数实现,不用太精确,只要估计插入的延时大于133.65us即可。
3.读取转换结果:
由图18的下部“FIGURE10B”可知,采样转换完毕后,再/CS信号为低的前提下,将/RD脚由高电平拉成低电平后,经过tACC的延时即可从DB脚读出有效的采样结果。
手册中给出了tACC的典型值和最大值分别为135ns和200ns(见手册第4页的ElectricalSpecification,如图19绿圈所示),因此将/RD引脚拉低后,等待大于200ns后即可从DB读出有效的转换结果。
具体做法可通过插入NOP指令或者调用delay(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 信号 波形 合成 毕业设计 正文
![提示](https://static.bdocx.com/images/bang_tan.gif)