0708190232邵辰焕多功能数字钟设计报告Word文件下载.docx

0708190232邵辰焕多功能数字钟设计报告Word文件下载.docx

《0708190232邵辰焕多功能数字钟设计报告Word文件下载.docx》由会员分享，可在线阅读，更多相关《0708190232邵辰焕多功能数字钟设计报告Word文件下载.docx（10页珍藏版）》请在冰豆网上搜索。

为了对所学的数字逻辑电路与系统设计课程进行实践，借EDA实验的机会，利用QuartusII软件设计一个数字钟，并下载到SmartSOPC实验平台中。

可以完成00:

00:

00到23:

59:

59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时，闹钟设定等功能。

介绍了对以上各个功能的具体实现方法和设计思路。

Thisstudyisconductedtopracticetheknowledgelearnedincourse"

DigitalLogicCircuitsandSystemsDesign"

，opportunitytoEDAexperimentbyusingQuartusIIsoftwaretodesignadigitalclock,anddownloadedtoSmartSOPCexperimentalplatform.Theclockcancompletefunction00:

00to23:

59ofthetime,andunderthecontrolcircuitshavefunctionstomaintain,initialization 

quickadjustmentminutesandhours,Chimeonintegralhour,alarmsettingsandother.Describetheconcreterealizationofthesefeaturesanddesignideas.

★关键词：

数字钟DigitalClock

EDA实验EDAexperiment

QuartusIIQuartusII

SmartSOPC实验平台SmartSOPCexperimentalplatform

★目录

一、设计要求说明-3-

设计基本要求：

-3-

设计提高要求：

二、方案论证（整体电路的工作原理）-3-

三、各子模块设计原理-4-

1、脉冲发生电路：

-4-

2、计时电路：

3、动态译码显示电路：

4、校分校时电路：

-5-

关于开关的消颤问题：

5、报时电路：

6、保持电路：

7、清零电路：

8、闹钟电路：

四、调试与实验过程中遇到的问题及解决问题的方法-6-

五、仿真-7-

3分频仿真波形：

-7-

2分频仿真波形：

10分频仿真波形：

（3个级联成1千分频器，占空比6：

4）-7-

16分频仿真波形：

-8-

模24计时器仿真波形：

模60计数器仿真波形：

六、编程下载-9-

★结论：

-9-

实验的收获与感受：

期望及要求：

★参考文献：

附件：

★正文：

一、设计要求说明

1、能进行正常的时、分、秒计时功能；

2、分别由六个数码管显示时分秒的计时；

3、设置系统的使能开关（KEY8开关低电平正常工作，高电平时钟保持不变）；

4、设置是系统的清零开关（KEY7开关低电平正常工作，高电平时钟的分、秒全清零）；

5、设置是系统的校分开关（KEY1开关低电平正常工作，高电平时可以快速校分）；

6、设置是系统的校时开关（KEY2开关低电平正常工作，高电平时可以快速校分）；

1、使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”时报时频率为512Hz,59’59”时报时频率为1KHz）；

2、闹表设定功能，KEY3开关高电平时进入闹钟设定状态，KEY4和KEY5分别对闹钟状态的分钟和小时进行快速调校，KEY6作为闹钟铃声的开关，低电平处于关闭状态，高电平为开启状态。

二、方案论证（整体电路的工作原理）

设计一个电子时钟，大致需要一下几个部分，如图1：

图

（1）

其中，脉冲发生电路提供包括计时电路的秒脉冲和提供给报时电路的蜂鸣器在内的各种频率脉冲，然后由计时电路完成00:

59的计时功能，通过显示译码器发送信号到7段数码管上，清零电路连接在计时电路中各计数器的清零端，即可通过异步清零方式来实现功能，校分校时电路原理相同，通过引入一个快速调校的脉冲来取代原计数器的时钟信号即可实现功能。

最后的闹钟功能通过另加一套计时器，即通过计数器实现数据锁存的功能，储存下设定的时间，最后使之与计时电路的输出相比较，实现闹钟功能。

三、各子模块设计原理

如果把整个电子钟系统比作人体的话，秒脉冲电路就是整个系统的心脏，由他给整个系统运行的信号，而时钟的精确性也要依靠秒脉冲来保证，所以脉冲发生电路是十分重要的，由于本次EDA试验中的SmartSOPC实验平台用的是Cyclone的EP1C12Q240C8型号的芯片，这个芯片的系统时钟是48MHz，所以需要通过分频电路来分出本设计中需要的各级频率。

整个设计中，包括基础的秒脉冲，蜂鸣器需要的高频信号和消颤信号，一共需要1Hz、125Hz、500Hz、1000Hz四个频率的时钟输出。

为分出以上频率，设计了3个二分频器，1个三分频器，1个十六分频器和2个一千分频器。

其中二分频器由1个D触发器实现，三分频器由74160计数器做成的模三计数器实现，十六分频器由模16计数器74163实现，一千分频器由3块模十计数器74160级联实现。

在这里，要考虑到一个占空比的问题，即时钟信号中低电平0和高电平1的比例，这个比例不能过大否则经过级联的放大后，会出现999999:

1这种情况系统将无法检测到这个相比之下类似毛刺的脉冲信号。

我组通过观察后发现，在0~9的BCD码中，要满足保持连续，比例最接近5:

5，线路连接简易等条件，则可采用将BC位相或的方法，即2~7的BCD码中间2位能逻辑或出1，其余出0，占空比为6比4，要满足5:

5可通过卡诺图来计算出更为复杂的逻辑关系，但相应的就不能满足逻辑连线简易的条件。

以上脉冲发生电路是心脏的话，计时电路就是人体中的大脑，由他来控制整个计时器最重要的功能，即计时。

计时电路的秒钟位和分钟位各使用一个模六十计数器，小时位使用一个模二十四计数器来实现。

其中秒的时钟信号源为脉冲电路给出的1Hz的秒脉冲；

分钟的时钟信号源为秒十位的进位信号，每隔60秒一次；

小时位的时钟信号源为分十位的进位信号，每60分钟一次。

模六十计数器和模二十四计数器都由2个模十计数器74160通过级联和逻辑关系构成。

具体电路可参见附带的程序图。

在这里要注意到一个时序逻辑电路中的冒险问题，其输入信号和时钟信号在时间配合上未满足一定的条件就会产生冒险，为了解决冒险问题，应该用同步时序逻辑电路代替异步时序逻辑电路，并尽量简化各级联间的逻辑关系。

七段数码管可有静态显示和动态显示2种，前者每个数码管都要对应一个显示译码器，而动态显示使用数据选择器来实现分时复用，巧妙的利用人眼的视觉残留现象，使一个显示译码器来驱动多个七段数码管，显然动显所耗费的系统资源要少，本次试验要求使用动态显示来驱动显示译码管。

由于要显示的时钟有6位，所以需要的BCD码也有6位（组），分别为SL、SH、ML、MH、HL、HH，故需要一个24选四的数据选择器，6组24个BCD码被送到数据选择器的数据输入端，采用QuartusII软件提供的自定义LPM_MUX器件，定义一个4*6选1（组）数据选择器，选出的那组4个BCD码送入七段显示译码器7448进行译码，产生七段显示码给数码管，24选4数据选择器的地址选择信号由计数器74160的低三位输出来做出一个模八信号来给出（由于74160的时钟频率够高，多两个状态也无所谓，实际只需要模六就够了，但要做模六势必要添加逻辑结构，不够简洁），同时这低三位给一个74139译码器，其输出作为6个七段数码管位码DIG的选通信号，这样每选通一个数码管都能显示出对应位的数字出来。

只要频率够高，就能实现轮流显示，在人眼看来，仿佛就是同时显示的一半，从而实现动态显示功能。

校分和校时电路的原理相同，现列举校分电路来解释其原理。

添加一个分个位计数器的时钟信号，使之有两个不同的周期来源，一个来自秒十位计数器给它的进位信号，还有一个就是快速校分信号，这里我组选用1Hz作为快速调校频率（校时亦同）。

根据一个开关和三个与门形成的逻辑结构进行选择正常计时状态或者是快速调校状态。

由于SmartSOPC实验平台使用的KEY是机械开关，机械开关在接通或断开过程中，因为相对于芯片的速度处理速度，机械的弹簧出片接触的时间会显得长，期间由于机械的弹性形变，会产生一连串脉冲式的振动，在电路中会相应产生一串电脉冲，若不采取措施，就会使逻辑电路发生错误动作，为了消除这种误动作，需要设计一个消颤开关。

在具体实现中我们采用触发器来完成消颤启动开关。

由于实验平台提供的是按钮式开关而非单刀双掷开关，故选择D触发器作为吸收颤抖的期间。

其原理如下：

给D触发器一个时钟频率，其频率不能太大，不能高于机械颤抖的频率，否则不能消除颤抖，这样一来只在D触发器收到上升沿触发信号到来的时候才会记录开关的状态，从而消除了机械颤抖，我组选择125Hz做为消颤频率，经实验可行。

数字钟的报时功能由一个逻辑结构来实现，由它来决定报时的时间，按照设计要求，当时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”时报时频率为500Hz,59’59”时报时频率为1KHz，报时所需要的频率由第一个模块脉冲发生电路提供，最后将逻辑输出接到发声器件蜂鸣器BEEP。

将一个经过消颤处理后的开关（KEY8）通过一个与门与接给秒个位的秒脉冲信号相连，由于设计要求开关0位为正常工作，1位保持，故开关信号后要添加一个非门，相应的，1Hz的秒脉冲信号也是通过一个非门后再接入与门，否则会引起时序上的错误。

通过一个开关（KEY7）加上一定逻辑电路与12个计数器（包括闹钟设定的那6个）的清零端连接，由于功能是清零，所以无所谓机械开关的振动，不需要加入消颤电路。

最后的闹钟功能通过另加一套计时器，即通过计数器实现数据锁存的功能，它能储存下设定的时间，这几个计时器通过另一个24选4的数据选择器，其输出和第一个数据选择器所选出的计时信号通过一个开关（KEY3,在正常计时和闹钟设定间切换显示状态）选择并输出给七段显示译码管7447。

闹钟的这套计时电路我们并不给它始终信号，只是引入和校分校时相同原理的电路，从而实现设定闹钟时间的功能。

关于如何使系统在设定的时间闹铃，我组选择使用4个7485数值比较器，比较闹钟和时钟计时器的小时位分钟位的的四位数据，全一致后，输出一个500Hz的信号给BEEP蜂鸣器，为了使闹铃更人性化，在这个500Hz的闹铃信号上，再加一个开关（KEY6）作为闹钟铃声的开关，低电平处于关闭状态，高电平为开启状态。

四、调试与实验过程中遇到的问题及解决问题的方法

1、在设计脉冲发生电路中的10分频器时遇到占空比过大的问题，导致级联后无法仿真，通过修改输出逻辑关系，将占空比改为4:

6。

2、在设计模24计数器即小时位的计时器时，由于使用HL位的进位给HH的时钟端作为时钟信号，导致2片计数器工作不同步，虽然仿真成功，但在编程下载到SmartSOPC实验平台后，实际运行时发生错误（错误表现：

时钟在21:

59进位发生错误，下一时刻本为22:

00，却变成02:

00），由于仿真无误，百思不得其解，经老师指正错误在于计数器由于不同步发生冒险，虽然在实验之前老师一再强调这点，但在实验中还是不知不觉的犯了这个错误。

最后将2片计数器接同一个时钟信号，HL的进位信号输出给HH的使能端。

修改后编程下载观察，错误排除。

3、在做闹钟功能要比较2组时间数据时，经老师提醒才想起用7485数值比较器，说明对基础知识的掌握还不够扎实。

4、在做开关的时候，虽然有之前电工电子做数字钟的经验，知道要做防抖开关，但却忽略了开关的区别，电工电子实验时用的是单刀双掷开关，可以用RS锁存器加D触发器配合的电路来解决抖动问题，而SmartSOPC实验平台中使用的是按钮开关的单边启动电路，所以在参考了[1]的第178页中的按钮式消颤启动开关后对开关电路做了修改，使用给一个D触发器一个时钟信号的办法，使开关信号仅在时钟下降沿才通过，别的颤抖被D触发器吸收。

五、仿真

4）

六、编程下载

所有功能完成后，编程下载到SmartSOPC实验平台中，经反复检测，所有功能均得到实现，并通过老师的验收。

从零开始设计这个多功能数字钟的过程中遇到了很多问题，在小组讨论调试和老师的帮助下，从做出最基础的秒脉冲信号，到看着自己的时钟逐渐的拥有各种功能，并且运行无误，虽然当遇到一个难题怎么试都错误，有过想不出消颤的方法，甚至午饭都不去吃，就买个面包当午饭，在实验室画电路，但每成功测试一个功能后的喜悦就能将之前的疲劳全都消除，继续到下一个功能的设计修改中。

本来还要设计添加一个12小时制和24小时制的功能，最后由于时间和12小时计数器的问题没能实现，但大致的原理，和添加到总电路的方法都已经确定了，不得不说是这次实验的遗憾。

我觉得这次的EDA实验，既能培养一个人独立思考解决问题的能力，又能让我学会团队配合，合理分配任务，从而提高工作效率的能力。

感谢老师不厌其烦的反复解答我们的问题，感谢学校提供给我们良好的实验环境的硬件设备。

实验中的各种要求条件限制还是比较大的，去除一些限制能更加培养思考能力；

实验难度可以适当提高；

SmartSOPC实验平台中还有很多原件没有用到，比如电机之类，算是一种资源浪费吧，希望能有使用到它们的机会。

[1]蒋立平，姜萍，谭雪琴，花汉兵.《数字逻辑电路与系统设计》[M].北京：

电子工业出版社，2008

[2]电子技术中心.《EDA设计实验指导书》[M].南京:

南京理工大学,2010.1

*原理图文件（文件名对应文件释义）：

2fenpin.bdf2分频电路

3fenpin.bdf3分频电路

10fenpin.bdf10分频电路

16fenpin.bdf16分频电路

1000fenpin.bdf1000分频电路

bear_beep.bdf报时电路

dongxian.bdf动显+闹钟+校分校时电路

frequency.bdf各级脉冲发生电路

sb.bdf小时位计时电路

59m.bdf分钟位计时电路

59s.bdf秒钟位计时电路

test.bdf顶级电路（最终实现电路），包括保持电路

*波形仿真文件（文件名同原理图文件后缀为.vwf）