集成电路CAD实验报告Word下载.docx
- 文档编号:18685949
- 上传时间:2022-12-31
- 格式:DOCX
- 页数:34
- 大小:3.91MB
集成电路CAD实验报告Word下载.docx
《集成电路CAD实验报告Word下载.docx》由会员分享,可在线阅读,更多相关《集成电路CAD实验报告Word下载.docx(34页珍藏版)》请在冰豆网上搜索。
其中的反相器直接调用之前做好的Inverter的Symbol。
同样的,利用此缓冲器的原理图生成相应的缓冲器Symbol图:
之后构建仿真电路,对所设计的Buffer电路进行电路仿真(ADE)。
仿真电路图如下:
在仿真过程中,我们分别采用tt,ss,ff工艺角进行仿真,得到了如下的波形图和仿真数据:
1tt工艺角:
其相应数据参数为:
Marker,/I5/V1,/OUT,/IN
M0:
Y,900mV,900mV,900mV
x[0],111.36ps,778.31ps,50ps
x[1],5.1063ns,5.9952ns,5.05ns
2ss工艺角:
x[0],121.55ps,927.99ps,50ps
x[1],5.1155ns,6.1676ns,5.05ns
3ff工艺角:
x[0],103.43ps,653.72ps,50ps
x[1],5.0984ns,5.8613ns,5.05ns
4分析总结:
通过对不同工艺角的仿真,可以清晰的看到ss的上升延迟和下降延迟时间最长,而ff的上升延迟和下降延迟最短,而tt工艺角是上升延迟和下降延迟的典型值。
仿真结束之后,利用Cadence的Virtuoso工具,进行Buffer缓冲器的Layout版图绘制。
其中,Buffer的第一级inverter反相器采用常规的栅结构,而第二级inverter反相器采用栅插指结构,分别绘制两个inverter反相器的版图,然后将其进行连接构成所需要的Buffer反相器。
最终的版图如下:
版图绘制完成之后,需要对其进行一系列的检查,以确保其符合版图设计规则并与所设计的电路原理图所相对应。
即进行DRC设计规则检查和LVS版图和原理图一致性检验。
经过一系列调试修改之后,所得版图与电路原理图通过LVS和DRC检验。
之后对版图的寄生参数进行提取,即进行AssuraRCX,得到如下图的RCX结果:
最后,利用Cadence的层次化工具Hierarchy来管理所做的设计,并对比寄生参数提取前后的结果。
1不带寄生参数的原理图仿真:
其相应数据参数为:
x[1],5.1063ns,5.9952ns,5.05ns
2带寄生参数的原理图仿真:
x[0],118.05ps,804.35ps,50ps
x[1],5.1114ns,5.9946ns,5.05ns
3总结分析:
通过计算,我们可以得到如下结果:
不带寄生参数仿真时,上升时间为728.31ps,下降时间为945.2ps。
带寄生参数仿真时,上升时间为754.35ps,下降时间为944.6ps。
由此可见,寄生参数的存在使得反相器的上升时间有所增加,而下降时间有所降低。
2.二极管的I-V特性:
利用Cadence所含analogLib库中所含的元件,搭建二极管I-V特性测试电路图,如下图所示:
对该电路进行ADE仿真,对vin进行dc分析,电压范围从0-1.8V,得到如下图所示的二极管I-V特性曲线:
由图像可以看出,该二极管的阈值电压大约是0.6V左右。
3.BJT和MOS晶体管的I-V特性:
1同样利用Cadence所含analogLib库中所含的元件,搭建BJT管I-V特性测试电路图,如下图所示:
首先将vce固定在1.5V,对vbe进行dc分析,电压范围从0-1.8V,观察流过基级的电流Ib,可以得到如下图所示的仿真波形,即三极管的输入特性曲线:
然后将vbe初值设置为0V,对vce进行dc分析,电压范围为-0.3V-1.8V。
并对vbe作为参变量,电压范围为-0.3V-1.8V,以线性步长改变方式(LinearSteps),步长0.3V,得到不同vbe下的Ic随vce电压变化的仿真曲线,即三极管的输出特性曲线:
2同样利用Cadence所含analogLib库中所含的元件,搭建BJT管I-V特性测试电路图,如下图所示:
首先,将变量vgs和vds的初始值均设为0V,对vds进行dc分析,电压范围从0-1.8V,观测MOS管漏极电流变化情况。
对vgs进行参变量分析,采用电压范围0-1.8V,步长0.3V进行仿真,得到MOS管的输出特性曲线,如图所示:
之后将vds初值设置为1.8V,vgs初值为0V,对vgs进行dc分析,得到MOS管的输入特性曲线,如图所示:
4.MOS晶体管栅源电容测试:
1MOS晶体管栅源电容测试:
利用Cadence所含analogLib库中所含的元件,搭建MOS管栅源电容测试电路图,如下图所示:
将vgs初始值设置为0V,对该电路进行dc扫描(电压范围为0-1.8V)和以vgs为参变量,电压范围为0-1.8V,步长为0.1V的参量扫描。
利用Cadence中的calculator工具,选取NMOS管的cgs裁量进行观察,得到了栅源电容随栅源电压变化曲线,如下图所示:
2MOS晶体管体效应测试:
利用Cadence所含analogLib库中所含的元件,搭建MOS管体效应测试电路图,如下图所示:
将变量v1的初始值设为1.8V,v2的初始值设为0V,vgs的初始值设为0V,对vgs进行dc分析,电压范围为0-1.8V。
以v2为参变量进行参变量扫描,电压范围为0-1.8V,电压步长为0.1V,得到不同Vgs下的MOS管的输入特性曲线(体效应影响),如下图所示:
由波形可以看出,当源衬电压越大时,阈值电压越大,也就是MOS管的开启电压越大,这正是由于体效应的影响。
3MOS晶体管电容测试:
利用Cadence所含analogLib库中所含的元件,搭建MOS管电容测试电路图,如下图所示:
将变量vgs、v1、v2的初始值均设为0V,通过dc分析保存静态工作点,对vgs进行参量扫描,电压范围从-3V到3V,步长0.2V,利用Cadence的calculator工具,选中Cgs+Cgd+Cgb电容,从而获得MOS管电容随栅压变化曲线,如图所示:
由曲线可以看出,电容值的大小在Vgs电压为0.2V左右时有个极小值,若想利用MOS管作为电容使用,则只有在Vgs大于0.8V时才会有较大的电容值,即可得出NMOS晶体管作为电容时Vgs电压不能够过小的结论。
5.MOS晶体管共源级放大器:
1电阻负载共源级放大器:
利用Cadence所含analogLib库中所含的元件,搭建电阻负载共源级放大器及其测试电路图,如下图所示:
首先将变量v1设为0.8V,r1设为10kΩ,然后对v1进行dc分析,电压范围从0-1.8V,观察输出电压随v1的变化关系,得到直流仿真结果,如下图所示:
该图表明其为一个反相放大器,输入为低电平时输出高电平。
之后改变负载电阻大小,探究负载电阻变化对于共源级放大器的影响:
对r1进行参量扫描,电阻变化范围为5k-50k,步长为10k得到如下图所示的参数化扫描结果:
由图像可以看出,共源级放大器的增益随着输出电阻的增大而增大,而放大器的工作区间也即允许的输入摆幅随着变小了,即在增益和摆幅之间存在一定的折中。
之后,重新设定v1的值为0.55V,r1的值为50kΩ,进行ac扫描,频率范围为1k-200MHz,得到如下图所示的AC仿真结果:
从图中可以看出,放大器低频增益为10,当频率超过105时,增益开始下降。
最后将输入直流电压源换为正弦电压源,直流偏压0.55V,振幅100uV,频率1kHz,对电路进行tran扫描,得到如下图所示的tran仿真结果:
2二极管负载共源级放大器:
利用Cadence所含analogLib库中所含的元件,搭建二极管负载共源级放大器及其测试电路图,如下图所示:
首先,将变量v1的初始值设为0.8V,再对v1进行dc扫描,电压范围为0-1.8V,直流仿真结果如图所示:
可以看出,以二极管为负载的共源级放大器输入输出曲线开始时并不像电阻负载的共源级放大器一样平直。
之后将负载pmos管的管W设置为w1,其余参数保持不变,将w1初始值设置为1u,对w1进行参量扫描,w1变化范围为1u-15u,步长为1u,得到如下图所示的参数化扫描结果:
由曲线可以发现,w1越大,负载PMOS管的上拉能力越强,放大器的工作区间越大,但增益越小。
根据之前dc分析的结果,将w1固定在1u,v1取0.6V,对电路进行ac分析,频率扫描范围为1l-200MHz,仿真结果如图所示:
最后,将输入电压源vdc改为正弦波电压源,其参数为直流偏压0.6V,振幅为100uV,频率为1kHz,对该电路进行tran分析,得到如下图所示的tran扫描结果:
3电流源负载共源级放大器:
利用Cadence所含analogLib库中所含的元件,搭建电流源负载共源级放大器及其测试电路图,如下图所示:
首先,将参变量v1的初始值设为0.9V,v2的初始值设为0.9V,然后对v1进行dc分析,电压范围为0-1.8V,得到如下图所示的直流仿真结果:
可以看出,与前两种放大器相比,电流源负载的共源级放大器具有增益较高,摆幅较大的特点。
观察dc分析图,发现V为0.9V时对应的v1大约为0.5V,故将v1初始值设置为0.5V,然后对电路进行ac分析,频率扫描范围为0.01k-200MHz,得到如下图所示的ac反正结果:
可以看出,电流源做负载对增益也有较大的提高。
最后将输入电源vdc换为正弦波交流电压源,其参数为直流偏压0.5V,振幅为100uV,频率为1kHz,对电路进行tran分析,得到如下图所示的tran仿真结果:
6.简单差动放大器实验:
利用Cadence所含analogLib库中所含的元件,搭建差动放大器及其测试电路图,如下图所示:
利用Cadence中Setup→Stimuli将VIN1设置为dc=VCM1,VIN2设置为dc=VCM2,将VIN1和VIN2激活,然后将VIN1和VIN2添加为设计变量,初始值均设为0.9V。
然后对VCM1进行dc分析,电压范围为0-1.8V,对VCM2进行参量扫描,电压范围为0.8V-1.6V,设置5个台阶,这样便可以看出不同VIN2电压下,VIN1的直流分析结果。
参数分析的结果图如下所示:
从图中可以看出,随着VCM2的增大,输出摆幅越来越小。
然后,在Setup→Stimuli中,将VIN1的ACmagnitude设置为0.5,VIN2的ACmagnitude设置为-0.5,对电路进行ac分析,频率范围从10-200MHz,得到如下图所示的结果:
利用波形显示窗口的Tools→Calculator中的PhaseMargin得到该电路的相位裕度为72.8度。
该放大器在反馈系统中使用不会引起震荡。
再次回到stimuli将VIN1,VIN2的ACmagnitude设置为1,进行共模分析,得到如下图所示的共模增益波形:
从图中可以看出,即使电路完全对称,输出信号也会因为输入共模变化而变化。
最后,将电路中的V0的ACMagnitude设为1,在Setup→Stimuli中将VIN1,VIN2的ACmagnitude设为0,对电路进行仿真,得到从VDD到VOUT的增益曲线,如下图所示:
7.三输入与非门设计:
利用Cadence所含analogLib库中所含的元件,搭建三输入与非门及其测试电路图,如下图所示:
然后将其设计为一个Symbol,并与Buffer相级联构成多级缓冲放大器。
如下图所示:
其中,各个Buffer的参数如图所示(l均为0.18um):
Buffer1:
Buffer2:
Buffer3:
然后利用构建好的多级缓冲的三输入与非门,进行仿真测试,测试电路图如下:
其中图中的NAND是三输入与非门和缓冲器共同组成的以个元件Symbol,输入端三个方波发生器,电压摆幅设置为0-1.8V,周期分别为10ns,20ns,40ns,进行tran分析,以验证电路的功能和延时参数:
由图中看出,实现了三输入与非门的逻辑功能,利用Masker工具,得到延时参数如下:
Marker,/A,/B,/C,/OUT
Y,900mV,900mV,900mV,900mV
x[0],50ps,50ps,50ps,636.1ps
x[1],5.05ns,10.05ns,20.05ns,5.582ns
x[2],10.05ns,20.05ns,,
x[3],15.05ns,30.05ns,,
x[4],20.05ns,,,
x[5],25.05ns,,,
x[6],30.05ns,,,
x[7],35.05ns,,,
从数据中可以看出,上升延迟为585.1ps,下降延时为532ps满足题目要求低于0.65ns延迟的要求。
自此完成对于三输入与非门的实验设计。
三、实验总结:
通过对于上述实验的学习操作,初步掌握了模拟集成电路设计的流程,并通过一个小的缓冲器的设计和三输入与非门的设计仿真,使得课堂所学知识与实践联系了起来,对于Cadence软件也有了较为全面的了解和认知。
通过此次CAD实验,在Linux系统环境下,利用Cadence软件也学习到了许多课本之外的实践知识,提高了动手实践和自主解决问题的能力,感觉收获颇丰。
十分感谢杨老师及张老师的谆谆教诲和指导,希望该类提高素质,提升能力的实验课程可以在学校的课程中更多的开设。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路 CAD 实验 报告