计算机组成知识点汇总Word下载.docx

计算机组成知识点汇总Word下载.docx

《计算机组成知识点汇总Word下载.docx》由会员分享，可在线阅读，更多相关《计算机组成知识点汇总Word下载.docx（20页珍藏版）》请在冰豆网上搜索。

第三章系统总线

一、总线的基本概念

1、什么是总线

总线是计算机中的各个通信模块共享的，用来在这些部件间传送信息的一组导线和相关的控制和接口部件，它可以把信息从多个源部件之一传送给一个或多个接收部件。

信息的发送部件分时地把信息送到总线上，接收部件则从总线上可同时接收信息。

2、总线传输的特点

某一时刻只允许有一个部件向总线发送信息，但多个部件可以同时从总线上接收相同的信息。

二、总线的分类

1、根据传输方向（总线的逻辑结构），可分为：

单向总线、双向（全双工）总线

2、根据传送内容（功能），可分为：

数据总线、地址总线、控制总线。

3、根据传送方式（传送的信息格式，连线数量），可分为：

串行总线、并行总线。

4、根据连接部件不同，可分为：

片内总线，系统总线（数据总线、地址总线、控制总线），通信总线。

（注意各类总线概念）

三、总线的性能指标

1、总线宽度：

总线上同时能够传输的数据位数。

2、总线带宽：

单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量。

四、总线判优控制

1、基本概念

什么是主设备（模块）和从设备（模块）？

2、什么是总线判优？

为什么要设置总线判优控制？

常见的集中式总线控制有几种，各有何特点？

注意：

BR、BS、BG信号的控制。

五、总线通信控制

1、总线传输周期的4个阶段：

申请分配阶段、寻址阶段、传数阶段和结束阶段。

2、总线的通信控制

（1）总线通信的目的：

主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调配合。

（2）总线的通信方式：

主要分同步和异步两大类，注意两类的特点和区别。

同步通信：

采用统一时标控制

异步通信：

采用应答方式

同步通信和异步通信都可以实现不同速度设备之间传送数据。

有关总线的基本概念；

如何克服总线的瓶颈；

如何对总线进行管理，包括判优控制和通信控制。

P66～67习题1、4、6

第四章存储器

一、存储器的分类

1、按存储介质分类：

半导体存储器、磁表面存储器、磁芯存储器、光盘存储器。

2、按存取方式分类：

随机存储器、只读存储器、串行访问存储器

3、按在计算机系统中的作用分类：

主存储器、辅助存储器和高速缓冲存储器等。

二、存储器的层次结构

1、实现存储器层次结构的条件

实现存储器系统的层次结构的先决条件是程序访问的局部性。

2、存储器的层次结构

三级存储器结构：

高速缓冲存储器、主存储器和外存储器。

可以分为两个层次，其中高速缓冲存储器和主存之间称为Cache-主存层次，主存和辅存间称为主存－辅存层次。

Cache－主存层次的存取速度接近于Cache的存取速度，但容量接近于主存，每位价格也接近于主存的每位价格，因此解决了高速度和低成本之间的矛盾。

由于这个层次完全由硬件实现，不用系统辅助软件干预，所以对用户是透明的。

主存-辅存层次通过附加的硬件及存储管理软件来控制。

辅存只与主存交换信息，CPU不能直接访问辅存。

主存－辅存层次的存取速度接近于主存的存取速度，容量则接近于辅存的容量，而每位平均价格也接近于廉价有辅存平均价格，从而解决了大容量和低成本间的矛盾。

三、主存的技术指标

1、主存容量：

指主存能存放二进制代码的总位数。

2、存储速度：

分存取时间和存取周期

3、存储器带宽：

表示单位时间内存储器存取的信息量。

理解每个技术指标的含义。

四、主存储器的工作原理（静态随机存取存储器和动态随机存取存储器）

半导体随机存储器RAM按工艺分双极型半导体存储器和MOS半导体存储器两种。

在MOS半导体存储器中，根据存储信息机构的原理不同，又分为静态MOS存储器和动态MOS存储器。

SRAM：

利用双稳态触发器来保存信息，只要不断电，信息不会丢失，因为其不需要进行动态刷新，故称为“静态”存储器。

DRAM：

利用MOS电容存储电荷来保存信息，使用时需要给电容充电才能使信息保持，即要定期刷新。

在构成大容量主存时，一般选择动态RAM。

五、存储器与CPU的连接

1、存储容量的扩展

（1）位扩展（增加存储字长，并联）

（2）字扩展（增加存储字的数量，串联）

2、存储器与CPU的连接（重点）

存储芯片与CPU芯片相连时，特别要注意两者之间的地址线、数据线和控制线的连接。

（1）地址线的连接：

通常将CPU地址线的低位与存储芯片的地址线相连，而CPU地址线的高位或在存储芯片扩充时使用，或做片选信号等。

（2）数据线的连接：

必须对存储芯片扩位，使其数据位数与CPU的数据线数相等。

（3）读/写命令线的连接：

CPU的读/写命令线一般直接与存储芯片的读/写控制端相连，通常高电平为读，低电平为写。

（4）片选线的连接：

片选有效信号与CPU的访存控制信号MREQ和地址有关，因此通常用CPU的高位地址和访存控制信号共同产生存储器的片选信号。

一般要用到一些逻辑电路，如译码器等。

（5）合理选择存储芯片：

指存储芯片类型（RAM或ROM）和数量的选择。

通常选用ROM存放系统程序、标准子程序和各类常数等；

RAM则用来存放用户程序。

另外考虑芯片数量时尽量使连线简单方便。

例题：

P94例4.1，例4.2，例4.3（掌握方法）

六、提高访存速度的措施

除存储器制造技术在不断发展外，在单机系统中，提高存储器性能的技术还有：

双端口存储器、并行主存储器、高速缓冲存储器、虚拟存储器等。

提高存储器速度的方法：

采用高速器件；

采用Cache器件；

多体交叉存储器；

相联存储器；

加长存储器的字长；

采用双端口存储器等。

1、单体多字系统

单体多字方式可增加存储器的带宽，其实现前提是指令和数据在主存内必须连续存放。

2、多体并行系统

（1）高位交叉（顺序存储）

高位地址表示体号，低位地址为体内地址。

按这种编址方式，只要合理调动，使不同的请求源同时访问不同的体，便可实现并行工作。

例如：

当一个体用以执行程序时，另一个体可用来与外设进行信息交换。

高位交叉编址的存储器提高访存速度的原理是各个体分别响应不同请求源的请求，实现多体并行。

（2）低位交叉（交叉编址）

低位地址表示体号，高位地址为体内地址，又称为模M编址。

多体交叉方式中，各存储体的编址采用交叉编址方式，即同一存储体中的地址是不连续的。

主存地址寄存器的低位部分经译码后选择不同的存储体，而高位部分则指向存储体内的存储字。

在多体交叉存储器中，连续的地址分布在相邻的存储体中，而同一存储体内的地址都是不连续的。

这种编址方式又称为横向编址。

多体交叉存储器要求存储体的个数必须是2的整数幂，即必须中2、4、8、16、…个，而且任一分体出现故障都影响整个地址空间的所有区域。

低位交叉编址存储器提高访存速度的原理是在不改变存取周期的前提下，增加存储器的带宽。

3、高性能存储芯片

4、双端口存储器

七、高速缓冲存储器

1、Cache的基本结构及工作原理

高速缓冲存储器简称快存，是为了解决CPU和主存之间速度匹配问题而设置的。

如下图所示，它是介于CPU与主存M2之间的小容量存储器，但存取速度比主存快。

通常由高速的双极型半导体存储器或SRAM组成，即快存的功能全部由硬件实现，并对程序员透明。

Cache存储器的工作原理：

高速缓冲技术就是利用程序的局部性原理，把程序中正在使用的部分（活跃块）存放在一个高速的容量较小的存储器中，使CPU的访存操作大多数针对Cache进行，从而使程序的执行速度大大提高。

2、Cache–主存的地址映射

地址映射方式有直接映射、全相联映射和组相联映射。

（1）直接映射

特点：

每个缓存块对应若干个主存块，每个主存块对应唯一的缓存块。

一般来讲，直接映像常用在大容量的高速Cache中。

（2）全相联映射

主存中的任一块可映射到缓存中的任一块。

（3）组相联映射：

是直接映象和全相联映象的折衷方案，主存和Cache都分组，主存中一个组内的块数与Cache中的分组数相同。

组间采用直接映象，组内采用全相联映象。

组相联映射较直接映象方式灵活；

又由于Cache的标记位比全相联映象方式短，所以判断的速度较快。

特别掌握三种映像方式主存地址和Cache地址的格式安排。

3、替换策略

当从主存向Cache传送一个新块，而Cache中的可用位置已被占满时，就产生了替换算法的问题。

常用的方法有下述两种：

先进先出（FIFO）算法、近期最少使用（LRU）算法。

存储系统层次结构的概念，了解Cache－主存和主存－辅存层次的作用，以及程序访问的局部性原理与存储系统层次结构的关系；

各类存储器的工作原理及技术指标；

半导体存储芯片的外特性以及与CPU的连接；

如何提高访存速度。

难点：

各类存储器的读写原理；

存储芯片与CPU的连接电路设计（关键在于存储芯片选片逻辑的确定）；

Cache的地址映像方法及地址变换。

P150~153习题6、14、15、23、28、31、32

选择、填空、简答、综合（主存与CPU的连接、Cache的地址变换）

第五章输入输出系统

一、输入输出系统概述

1、什么是输入输出系统

计算机的输入输出系统简称为I/O系统，它包括I/O接口、I/O管理部件及有关软件。

其中I/O接口是主机与外部设备之间的交接界面，主机一侧通常是标准的系统总线。

2、输入输出系统的功能

为数据传输操作选择输入输出设备；

在选定的输入输出设备和CPU（或主存）之间交换数据。

二、输入输出系统的组成

输入输出系统由I/O软件和I/O硬件两部分组成。

三、I/O设备的编址方式

1、统一编址：

在这种编址方式中，I/O端口地址和主存单元的地址是统一编址的，把I/O接口中的端口作为主存单元一样进行访问，不设置专门的I/O指令。

2、独立编址：

在这种编址方式中，主存地址空间和I/O端口地址空间是相对独立的，分别单独编址。

所以在指令系统中必须设置专门的I/O指令（IN和OUT）。

四、I/O设备

1、输入设备：

完成输入程序、数据和操作命令等功能。

主要有键盘、鼠标、触摸屏等

2、显示设备：

以可见光的形式传递和处理信息的设备叫显示设备。

显示设备是将电信号转换成视觉信号的一种装置。

（1）显示设备的分类

●按显示器件划分：

CRT显示器、液晶显示器和等离子显示器

●按显示内容划分：

字符显示器、图形显示器、图像显示器

●按显示器功能划分：

普通显示器、显示终端。

（2）有关术语

①分辨率和灰度级：

是显示器的两个重要技术指标。

分辨率：

指的是显示设备所能表示的像素个数。

像素越密，分辨率越高，图像越清晰。

分辨率取决于荧光粉的粒度，屏的尺寸和电子束的聚焦能力。

灰度级：

指的是所显示像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。

灰度级越多，图像层次越清楚逼真。

灰度级取决于每个像素对应刷新存储器单元的位数和CRT本身的性能。

要求掌握内容：

已知分辨率和灰度级，如何计算显示容量？

（3）字符显示器：

字符显示器是计算机系统中最基本的输出设备，它通常由CRT控制器和显示器（CRT）组成。

①显示存储器（刷新存储器）VRAM

显示存储器存放欲显示字符的ASCII码，其容量与显示屏能显示的字符个数有关。

每个字符所在存储单元的地址与字符在荧光屏上的位置一一对应，即地址顺序与屏幕上每行从左到右、按行从上到下的位置对应。

②字符发生器ROM

存放各种字符的点阵字形辉亮数据的只读存储器。

显示时从ROM中读出有关的点阵信息送给CRT作为辉亮控制信号，以控制电子束的强弱，从而在屏幕上组成字符。

掌握内容：

VRAM和ROM的作用。

五、程序中断方式

1、什么是中断

2、程序中断方式的接口电路

（1）中断请求触发器和中断屏蔽触发器

（2）排队器

就I/O中断而言，速度越高的I/O设备，优先级越高。

设备优先权的处理可以采用硬件方法，也可采用软件方法。

硬件：

链式排队器

设置中断排队判优逻辑的目的是使同时提出的请求中的优先级别最高者得到及时响应。

（3）中断向量地址形成部件（设备编码器）

CPU一旦响应I/O中断，就要暂停现行程序，转去执行该设备的中断服务程序。

不同的设备有不同的中断服务程序，每个服务程序都有一个入口地址，CPU必须找到这个入口地址。

入口地址的寻找也可用硬件或软件的方法完成。

3、I/O中断处理过程

（1）CPU响应中断的条件和时间

条件：

开中断

时间：

一条指令执行结束。

（2）I/O中断处理过程

一次中断处理过程可归纳为中断请求、中断判优、中断响应、中断服务和中断返回5个阶段。

（3）中断服务程序的流程：

保护现场、中断服务、恢复现场和中断返回。

六、DMA方式

1、什么是DMA

DMA方式是一种完全由硬件执行I/O交换的工作方式。

在这种方式中，DMA控制器完全接管对总线的控制，数据交换不经过CPU，而直接在内存和I/O设备之间进行。

即其基本思想是在主存与外设之间建立一条直接的数据通路。

2、DMA方式的主要特点

I/O和CPU并行工作；

主存和I/O接口间有一条直接数据通路；

不中断现行程序；

当DMA请求占用总线控制权时，多采用周期挪用方式。

DMA方式的主要优点是速度快。

所以DMA方式能满足高速I/O设备的要求，也有利于CPU效率的发挥。

缺点是硬件线路比较复杂。

3、DMA的传送方式

（1）停止CPU访问主存

在这种方式中，CPU基本处于不工作状态或者说保持状态。

（2）周期挪用（或周期窃取）

这种方法适用于I/O设备读写周期大于内存存储周期的情况。

（3）DMA与CPU交替访存

如果CPU的工作周期比内存存取周期长很多，此时采用交替访内的方法可以使DMA传送和CPU同时发挥最高的效率。

4、DMA的传送过程：

预处理、数据传送和后处理3个阶段。

注意DMA方式与中断方式的比较。

响应中断请求是在每条指令执行周期结束的时刻，而响应DMA请求是在存取周期结束的时刻。

DMA方式与中断方式中中断请求的区别：

DMA方式中的中断请求不是为了传送信息（信息是通过主存和I/O间的直接数据通路传送的），只是为了报告CPU一组数据传送结束，有待CPU做一些后处理工作，如测试传送过程中是否出错，决定是否继续使用DMA方式传送等。

而程序中断方式中的中断请求是为了传送数据，I/O和主机交换信息完全靠CPU响应中断后，转至中断服务程序完成的。

七、附录：

ASCII码、BCD码、奇偶校验码

掌握概念和含义。

奇偶校验码的构造。

掌握主机与I/O交换的三种控制方式，即程序查询、程序中断和DMA的特点。

P212习题1、6、16、28、33

第六章计算机的运算方法

一、无符号数和有符号数

1、各种数制之间的相互转换

2、有符号数的三种表示方法：

原码、反码、补码

（1）原码：

用机器数的最高一位代表符号，以下各位给出数值的绝对值的表示方法。

（2）补码：

当真值为负时，补码可用原码除符号位外，每位取反，末位加1求得。

（3）反码：

当真值为负时，补码可用原码除符号位外，每位取反求得。

注意，三种机器数的小结：

①最高位为符号位，书写上用“,”（整数）或“.”（小数）将数值部分和符号位隔开；

②对于正数，原码=补码=反码；

③对于负数，符号位为1，其数值部分：

原码除符号位外每位取反末位加1得补码，原码除符号位外每位取反得反码。

掌握：

三种机器数的表示范围及特点。

在机器字长相同时，无符号数与有符号数所对应的数值范围是不同的。

3、移码表示法

①移码的定义：

[X]移=2n+X（即在真值上加一个常数）2n≤X<

2n

②移码的特点：

最高位为符号位，1表示正号，0表示负号。

在计算机中，移码（阶码）只执行加减法运算，且需要对得到的结果加以修正，修正量为2n，即要对结果的符号位取反，得到[X]移。

数据0有唯一的编码，即：

[+0]移=[-0]移=1000…0。

移码与补码的关系：

对同一个数值，移码和补码的数值位完全相同，而符号位正好相反。

移码只能表示整数，用移码表示浮点数的阶码能方便地判断浮点数的阶码大小。

二、数的定点表示和浮点表示

1、定点表示：

定点数是指小数点固定在某个位置上的数据，一般有定点小数和定点整数两种表示形式。

2、浮点表示

小数点在数据中的位置可以左右移动。

（1）浮点数的表示形式

在机器中要表示一个浮点数，一要给出尾数S，通常用定点小数形式表示，它给出有效数字的位数，因而决定了浮点数的表示精度。

二是要给出阶码j，通常用整数形式表示，阶码指明小数点在数据中的位置，因而决定了浮点数的表示范围。

浮点数也要有符号位，因此一个机器浮点数应由阶码和尾数及其符号位组成，即在计算机中，浮点数通常被表示成如下格式：

阶码位数m和尾数位数n的关系：

在字长确定的情况下，m增加，数的表示范围就增加，但n减少，故使有效数字减少。

因此必须合理选择m和n的值。

（2）浮点数的表示范围

若浮点数采用机器数的不同表示形式，范围会有所不同。

规格化的浮点数表示范围。

（3）浮点数的原码、反码、补码表示

把原码、反码和补码的定义分别应用到浮点数的阶码和尾数上去，即得到浮点数的原码、反码和补码。

如阶码用4位，尾数6位（8位），-23.25D=-21010.1011101，则X的原码表示为010111011101；

反码010110100010；

补码010110100011。

（4）浮点数的规格化

为了提高浮点数的精度，其尾数必须为规格化数。

规格化：

尾数的有效数字尽可能占满已有的数位。

基数不同，浮点数的规格化形式不同。

当基数为2时，尾数最高位为1的数为规格化数（指绝对值）。

规格化形式跟机器数的表示方法有关。

当尾数用原码表示时，规格化的浮点数为：

0.1XXX…X（正数）或1.1XXX…X（负数），即即尾数最高位为1；

当尾数用补码表示时，规格化的浮点数为：

0.1XXX…X（正数）或1.0XXX…X（负数），即尾数最高位与符号位相异。

如何规格化？

左规：

尾数左移1位，阶码减1；

右规：

尾数右移1位，阶码加1。

规格化后的浮点数的表示范围计算。

三、定点运算

定点运算包括移位、加、减、乘、除几种。

1、移位运算：

注意算术移位（有符号数的移位）和逻辑移位（无符号数的移位）的区别和溢出判断。

2、加减法运算

掌握补码加减法运算的方法以及溢出的判断方法（采用双符号位，当结果的双符号位不同时表明运算结果溢出，01表示正溢，10表示负溢）。

3、乘法运算（掌握原理）

（1）原码一位乘：

●绝对值运算

●用移位的次数判断乘法是否结束（n次）

●逻辑移位

（2）原码两位乘：

●绝对值的补码运算

●用移位的次数判断乘法是否结束

●算术移位

（3）补码一位乘：

BOOTH算法

●符号位参加运算，用补码

●乘数最低位附加一位0

●乘数最低两位YnYn+1的值决定每次应执行的操作

●加法进行n+1次，移位n次

4、除法运算

（1）原码除法（掌握计算方法）

②加减交替法

规则：

当余数为正时，商“1”，余数左移一位，减除数；

当余数为负时，商“0”，余数左移一位，加除数。

余数校正问题

原码恢复余数法，当余数为负时会控制恢复余数，而原码加减交替法则无此步骤。

这样当最后一步出现余数为负时，就需要恢复余数，方法是加上除数，这就称为余数校正。

●绝对值补码参加运算

●根据余数的正负决定上商0还是1

●上商n+1次，加法n+1次

●逻辑左移，移位n次

四、浮点四则运算

1、浮点加减运算

（1）对阶

对阶的规则是：

小阶向大阶看齐，即小阶的尾数向右移位（相当于小数点左移），每右移一位，其阶码加1，直到两数的阶码相等为止，右移的位数等于阶差ΔE。

（2）尾数加/减（求和）

对阶之后，就可进行尾数加/减，即Mx±

My→Mz，其算法与定点加/减法相同。

（3）（尾数结果）规格化

规格化有左规和右规两种，左规：

尾数右移1位。

右归只能进行一次，而左归可进行多次。

（4）舍入：

常用的舍入方法有两种：

一种是“0舍1入”法，即如果右移时被丢掉数位的最高位为0则舍去，反之则将尾数的末位加“1”。

另一种是“恒置1”法，即只要有数位被移掉就在尾数的末位恒置“1”。

（5）判结果的正确性（检查阶码是否溢出）

五、算术逻辑单元

ALU是运算器的核心组成部分。

1、ALU电路：

核心是加法器和寄存器

如74181ALU可以对4位信息完成16种算术运算和16种逻辑运算。

2、快速进位链

提高并行加法器速度的关键是尽量加快进位产生和传递的速度。

即进位的逻辑表达式中有本地进位和传递进位两部分，影响速度的是传递进位。

重点：

掌握有符号数、无符号数、定点数和浮点数的各种表示，以及移位、定点补码加减运算、定点原码一位乘和两位乘及补码Booth算法、定点原码加减交替除法，以及浮点补码加减运算。

了解不同的运算方法对运算器结构的影响，以及提高运算速度采取的各种措施，包括快速进位链的设计方法。

选择、填空、计算（定点数和浮点数的表示范围计算、加减乘除运算）

第七章指令系统

一、指令格式

一条指令由操作码和地址码两部分组成。

1、操作码

操作码（OperationCode）字段表征指令的操作特性与功能，用来表示该指令所要完成的操作（如加、减、乘、除、数据传送等），其长度取决于指令系统中的指令条数，例如一个指令系统只有8条指令，则有3位操作码就够了（23=8），如果有32条指令，那么就需要5位操作码（25=32），一般来说，一个包含n位的操作码最多能够表示2n条指令。

指令操作码通常有两种编码格式，一种是固定格式，另一种是可变格式。

2、地址码

地址码字段通常指定参与操作的操作数的地址，即描述该指令的操作对象，或