电子技术课程设计数电仿真Word文件下载.docx

电子技术课程设计数电仿真Word文件下载.docx

《电子技术课程设计数电仿真Word文件下载.docx》由会员分享，可在线阅读，更多相关《电子技术课程设计数电仿真Word文件下载.docx（11页珍藏版）》请在冰豆网上搜索。

2数值显示时、分、秒；

3有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

4具有整点报时功能，当时间到达整点前5秒进行蜂鸣报时；

5具有闹钟功能，当时间到达预设的时间进行蜂鸣闹铃；

6为了保证计时的稳定及准确须由石英晶体振荡器提供时间基准信号。

3、电路形式

（1）电路分析及特点

电路分析：

多功能数字时钟电路一般由中规模集成模块构成。

在此次设计中包含秒脉冲发生器、时间显示、校准部分、整点报时、闹钟部分。

秒脉冲发生器由谐振频率为32768Hz的石英晶体振荡器经过15位二进制分频得到；

时间显示部分秒、分均为六十进制计数器，时显示为二十四进制计数器；

校准部分由单刀双掷开关、校准信号、逻辑门控电路组成；

整点报时由逻辑门控电路控制蜂鸣器来实现。

闹钟部分由四片74LS85四位数值比较器构成。

不过，由于在一张电路图上布置的问题，在最终的电路图上并没有显示出来。

特点：

秒脉冲发生器由石英晶体振荡器构成，具有精度高、稳定性好的优点。

（2）设计与分析

秒脉冲发生器由石英晶体振荡器和分频器构成。

由于采用的石英晶体振荡器的谐振频率为32768Hz，因此需要通过15为的二进制计数器进行分频，才能得到1Hz的秒脉冲信号。

选用的中规模集成模块为74LS160—十进制计数器。

实现六十进制计数器需要两片74LS160芯片，采用反馈清零法来实现。

因此，一片为十进制，一片为六进制（反馈状态为0110）.

时计数器需要的是一个二十四进制转换的递增计数电路。

个位和十位均应连接成十进制计数形式，并采用两片芯片同步级联的复位方式。

由于74LS160为十进制计数器，因此当计数状态到达00100100时就要反馈置零。

整点报时由逻辑门控电路来实现。

当分、秒显示为59分55秒~59分59秒时进行整点报时。

转换为二进制代码就是0101100101010101~0101100101011001这个区间，蜂鸣器发出响声。

因此，可以用逻辑门来实现。

校准电路同样由逻辑门控电路来实现。

闹钟定时分为两部分，一部分是定时另一部分为报时。

定时由开关来决定是高低电平表示二进制数；

报时由74LS85四位比较器来构成。

如果时间与设定时间相同，则与门输出高电平蜂鸣器工作。

否则，蜂鸣器不工作。

（3）电路仿真及调试

六十进制计数器：

六十进制的波形图

二十四进制计数器：

二十四进制输出波形

整点报时：

当七输入的与门输出为高电平时，蜂鸣器工作发出“嘟嘟”声。

校准电路：

校准电路中单刀单掷开关S1、S2分别为时分校正开关。

不校正时S1和S2闭合，校正时时，S1闭合，拨动单刀双掷开关S5来进行调整显示；

校正分同校正时操作一样。

单刀双掷开关S4、S3为控制时分校正信号与基准信号的开关。

当进行校正操作时，单刀双掷开关打向左侧，此时校正信号与计时器接通，可以进行校正操作。

秒脉冲发生器：

石英晶体的谐振频率为32768Hz，经过左侧电路频率降为2Hz，在经过二进制计数器进行分频就可以得到1Hz的信号。

从图中可以看出电路的输出波形大致在1Hz，满足要求。

完整的电路基本实现了多功能数字时钟的功能。

定时闹钟：

电路图可以对时分进行定时，能够准确报时。

元器件参数介绍：

石英晶体振荡器：

精度高，稳定性好；

数码显示管：

可以显示0~9之间的任意一个数字；

蜂鸣器：

工作电压为5V，发声频率为1KHz；

逻辑门：

与门、或门、非门；

74LS160：

十进制计数器，从0000~1001为有效计数状态

输　　入

输　出

ＣＬＫ

ＬＯＡＤ

ＣＬＲ

ＥＮＰ

ＥＮＴ

Ｑ

Ｘ

０

全　０

１

预　置　数

计　数

保　持

74LS85:

四位数值比较器

小结：

由于之前做过了模拟电路的设计，本以为数字电路的设计会简单一些，但事实上，数字电路的设计自己搞的也并不轻松。

模拟电路的元器件很多需要自己计算得出理论结果来选取，而数字电路的元器件基本上是以模块的形式给出的，也就是只要将元器件以正确的方式连接起来就可以了。

但在实际的操作过程中仍然遇到了较多的困难。

首先，就是六十进制、二十四进制计数器的设计。

由于之前做设计用的是74LS161，数字电路书上和实验课上用到的也是74LS161，因此这次首先考虑的也是74LS161。

在设计六十进制、二十四进制的过程中没有遇到问题。

但后来考虑到74LS161为4位二进制计数器，而74LS160为十进制计数器，因此最后选用了74LS160芯片。

选用74LS160后在设计六十进制计数器时，一片就可以直接使用。

整点报时电路设计的还是比较顺利的。

我觉得主要是自己理解的比较简单，用的电路简单，精度不够高，但实现了报时的功能。

至于，精度和准确度，就有待自己知识储备和设计能力的提高了。

校时电路的设计也遇到了困难，主要是自己对如何校时不理解，根本想不通如何对时分进行校时调整。

因此，关于校时电路的部分是在参考有关Multisim设计书上的数字时钟电路来进行仿真测试的。

经过分析，自己还是理解校时原理啦。

在这个多功能数字时钟电路中，秒脉冲发生器是最麻烦的部分。

如果不考虑精度和准确度，由555定时器构成的多谐振荡器是最理想的选择，但是这个设计中要求精度和准确度，因此就把555定时器排除在外，必须选择石英晶体振荡器。

而石英晶体振荡器的谐振频率有多个型号的，但是没有1Hz的，所以即使选用石英晶体振荡器也必须进行分频。

本来选用谐振频率为32768Hz的石英晶体振荡器构成振荡电路，在经过15位的二进制计数器进行分频后，得到1Hz的秒脉冲信号。

15位二进制分频器由ＣＭＯＳ元器件库中的４０６０ＢＤ和Ｄ触发器构成。

理论上，４０６０BD芯片可以对信号进行14位的二分频，进过D触发器就可以得到1Hz的信号。

但是，在Multisim12.0软件中进行仿真时并未得到预期的效果。

而4060BD芯片的使用也没有错误，在网上查找的电路图也和这个差不多，但是结果就是不对，因此我就放弃这种方法，改用了另外一种方法。

这种方法虽然可以分频得到1Hz左右的脉冲信号，但是还是有一定的误差。

至于4060BD芯片的使用以及如何解决这个问题就有待自己在以后的学习设计中琢磨实践了。

闹钟定时这个功能的实现需要用到比较器。

我采用的是四位数值比较器74LS85。

但是，如何预定时间却让我犯了难。

起初，考虑用74LS138译码器，但是译码器的输入端如何输入要设置的时间也是个问题。

后来，仔细想了一下，根本不需要用译码器。

考虑到二进制数的特点，可以用高低电平来表示二进制数，因此就可用开关控制电路的导通与否，间接的来表示二进制数。

通过开关来进行预定时间的设置。

除了需要将十进制的时间转化为二进制数比较麻烦，其他的还是很简单的。

通过数字电路的设计，我发现如果直接进行电路的连接会比较麻烦，而且电路图很复杂，也不美观，不易于理解电路图。

而Multisim中提供了电路子模块的功能，可以将一部分电路以模块的形式放入总电路图中，只需要留出接线的端口即可。

但是，自己对这个操作并不是特别熟悉，这就需要在以后的学习和设计中不断熟悉软件的功能。

在设计的过程中，更加觉得自己专业知识的不牢固和缺乏。

虽然学过了数电课程，在实验课程中也做过数电的实验，但是真正让自己去设计一个电路时，还是会出现这样那样的问题。

一方面是自己知识的欠缺，思维不够开阔，另一方面自己对所学过的知识根本就没有完全消化吸收，不能做到灵活运用，仅仅局限于书本上的例子。

多功能数字时钟中所用到的电路芯片以及电路结构都是老师课堂上所讲过的。

但是，自己照葫芦画瓢却不能搞好，不得不说自己学到的东西完全还不是自己的。

以后的学习过程中，自己要学会将知识活学活用，真正的融会贯通。

自己的思维也要开阔，不能囿于书本上的例子和自己想当然的想法。

要经过思考，分析在进行实际的操作。

通过这么一次仿真设计自己的收获还是很大的。

自己认识到了自己的不足，清醒地看到了自己距离优秀的差距。

可能自己在数电的考试考得不错，但自己也要知道考试的题目毕竟是没有发散思维的题目。

要真正学好，需要自己在课后花时间去操作和实践。

这是用子模块画出的电路图，还是比较凌乱。

所以，下面要做的就是进一步熟练软件功能，合理布局，是电路图看起来美观易于理解。