DSP在通信系统中的应用与发展文档格式.docx
- 文档编号:18343883
- 上传时间:2022-12-15
- 格式:DOCX
- 页数:10
- 大小:101.56KB
DSP在通信系统中的应用与发展文档格式.docx
《DSP在通信系统中的应用与发展文档格式.docx》由会员分享,可在线阅读,更多相关《DSP在通信系统中的应用与发展文档格式.docx(10页珍藏版)》请在冰豆网上搜索。
而这种广泛的应用又成为促进芯片飞速发展的动力。
目前,生产DSP芯片的厂商主要有美国德州仪器公司(TexasInstruments,简称TI),AD公司,AT&
T公司和Motorola公司,其中最成功的公司当属TI公司,它在1992年成功地推出第一代DSP芯片TMS32010及其系列产品之后,相继推出了第二代TMS32020,第三代TMS32030,第四代TMS32040,第五代TMS320C50/TMS320C54X,以及目前最快的第六代DSP芯片TMS320C62X/C67X等。
如今,TI公司已经成为世界上最大的DSP芯片供应商,其市场占有量占全世界份额的近50%
与TI公司相比,其它几家公司在市场上也占有一定的份额。
他们的产品也都有各自的特点,如AD公司的芯片具有系统时钟一般不经分频而直接使用。
串行口带有硬件压扩。
可编程等待状态发生器等。
但总的来说,目前比较流行的应用都是基于TI公司的DSP芯片。
二、DSP的特点与分类
2.1DSP的特点
(1)虽然应用于不同领域的DSP有不同的型号,但其内部结构大同小异,都具有哈佛(Harvard)结构的特征.其片内程序空间与数据空间是分开的,而且,还允许数据空间和程序空间之间相互传送数据,即改进的哈佛结构。
(2)支持流水线操作,使取指、译码和执行等操作可以并行执行。
利用流水线结构"
加上执行重复操作,在一个指令周期内实现一次或多次乘法累加(MAC)运算。
(3)能够在一个指令周期内完成对存储器的多次读取。
所以,在DSP中集成了多个片内总线和多端口片内存储器。
(4)许多DSP芯片内部都采用多总线结构,且片内具有快速RAM,可以保证在一个机器周期内可以多次访问程序空间和数据空间。
(5)为了更好的满足数字信号处理的需要,在DSP的指令系统中,设计了一些特殊的指令。
如,处理器中的运算大多是重复的运算,为了方便使用,大部分DSP都支持这种重复运算,而不用额外编写重复运算的指令。
(6)为了加快处理器中的运算,在DSP中集成了多个地址产生单元,以支持循环寻址和位翻转寻址。
(7)快速的中断处理和硬件I/O支持。
大部分DSP都提供多个串行或并行I/O接口,以及特别I/O接口来处理特殊的数据,以降低成本和提高输出/输入性能。
2.2DSP的分类
DSP芯片的分类有三种不同的方式。
按用途可分为通用型和专用型两大类。
通用型DSP芯片是一种软件可编程的DSP芯片,可适用于各种DSP应用。
专用型DSP芯片则将FFT、数字滤波和卷积等算法集成到DSP芯片内部,一般适用于某些专用的场合,便于提高信号处理的速度。
按照数据格式可分为定点和浮点度两种。
它代表了DSP芯片工作的数据格式,值得注意的是,不同浮点DSP所采用的浮点格式也不完全一样,有的浮点DSP采用自定义的格式。
按照基础特性分类,则可分出静态DSP芯片和一致性DSP芯片两大类,如果在某时钟频率范围内的任何时钟频率上。
DSP芯片都能正常工作,没有性能上的下降,这类DSP芯片一般称为静态DSP芯片,如果两种或两种以上的DSP芯片,它们的指令集和相应的机器代码管脚结构相互兼容,则这类芯片称为一致性DSP芯片。
三、DSP在通信系统中的应用
DSP技术己广泛应用于通信领域。
近几年,DSP芯片应用软件和系统迅猛发展,每年以40%迅速增长。
在通信与网络设备方面产品包括呼叫处理系统、语音信箱系统、音频语音处理系统、高速调制解调器、卫星调制/解调器、综合业务数字网、远程访问集线器、网络计算机系统、语音识别与合成系统等。
由于可编程DSP的灵活性和不断增强的运算能力,将使其应用到许多日前尚未涉及的领域。
由于DSP芯片的特殊构造以及运算能力,使其具备成为独立高速信号处理系统核心的能力.目前DSP在通信系统中的应用主要集中在以下几个方面。
3.1语音压缩编码
语音数据压缩的目的是能在尽可能低的传输速率上获得高质的语音效果,即希望语音信号可以在带宽较窄的信道中传输.而语音的质下降得不多或尽可能不下降。
语音编码系统早期使用的是波形编码方法,也叫波形编码,其本质上遵循奈奎斯特采样定理,适应能力较强合成语音质较好但是编码速率高,编码效率极低。
而参数编码是不同于波形编码的高效编码方式,它是从语音产生的机理出发,主要是对提取的语音信号特征参数进行编码,可以达到极低的编码速率。
但是只能达到合成语音的效果,语音质不如波形编码。
在实际过程中,各种压缩系统采用不同的算法和标准,但其基本原理和处理方法是相同的,一个典型的语音压缩系统的原理如图1所示。
图1语音压缩原理
语音压缩/解压缩的过程主要包括语音输入、A/D转换、DSP压缩/解压缩处理、D/A转换、语音输出几部分。
输入包括采集信号、滤波放大等过程;
语音信号的压缩/解压缩就是采用一定的算法和标准对数据进行压缩/解压缩,这是语音压缩技术的核心;
输出部分包括信号的转换、滤波、放大和信号输出。
绝大多数的DSP芯片能够在一个指令周期内完成一次加法和乘法运算,这就有利于数字信号的快速处理,因此非常适合语音信号的压缩处理。
近十年来,语音编码技术取得了突破性的进展,ITU等陆续通过了一系列低码率的电话频带语音编码标准。
由参数编码和波形编码结合的混合编码方式即分析一合成编码可在获得较好音质的同时有效降低编码率其中最具有代表性的是线性预测编码(LPC)和码激励线性预测编码(CELP)这种编码方式能在4-16kbit/s的中低编码速率上得到高质的重建语音,但算法复杂,对处理器的运算速度要求很高。
对语音处理来说,压缩倍率越高编码算法也越复杂,实时压缩就不可能用逻辑电路实现,也不会用体积大,速度慢、成本高的微机实现而户就是一种合适的选择,利用DSP开发嵌入式的语音编解码系统正是当前研究的热门之一,在网络会议、语音通信、监控系统等领域中都是,要的组成部分。
DSP的使用不仅为语音压缩算法的应用提供了广阔的前,而且使系统的设计变得简单可靠性也大为提高。
自从20世纪80年代以来,国际上一些著名的通信研究机构和大学院校大力开展了这种高质量低码率编码技术的研究,一些算法迅速走向成熟,随着DSP技术的发展,这些成果得到了广泛应用。
如G.729算法被称为CS-ACELP(共轭结构代数码激励线形预测),它构成了G.729标准的基础。
它在标准PCM或线形PCM的话音采样基础上,每10ms生成1个10bit长的话音帧。
对于每一个话音帧提取CELP模型参数,在对这些参数在编码后以每帧80bit进行信道传输,原理如图2所示。
GE
图2CS-ACELP编码
图3CS-ACELP的解码过程
在解码端,接收到的比特流通过激励码本解码成相应的CELP参数,再通过综合滤波器重建语音帧,最后经过后处理进行语音增强。
图3表示了CS-ACELP的解码过程。
这个算法提供了优秀音质,且延时很小。
但是它要求处理器有强大的运算和处理能力,而先进的定点运算数字信号处理器正好能满足这个要求。
对于语音处理来说,压缩倍率越高,编码算法也越复杂,实时压缩就不可能用逻辑电路实现,也不会用体积大、速度慢、成本高的微机实现。
而DSP就是一种合适的选择。
利用DSP开发嵌入式的语音编解码系统正是当前研究的热点之一,在网络会议、语音通信、监控系统等领域中都是重要的组成部分。
DSP的使用不仅为语音压缩算法的应用提供了广阔的前景,而且使系统的设计变得简单,可靠性也大为提高。
3.2软件无线电
软件无线电是一种新的无线通信技术,它的基本思想就是以一个通用、标准、模块化的硬件平台为依托,通过软件编程来实现无线电的各种功能,从基于硬件、面向用途的电台设计方案中解放出来。
功能的软件化势必减少功能单一、灵活性差的硬件电路,尤其是减少模拟环节,把数字化处理尽可能地靠近射频天线,建立一个具有“A/D—DSP—D/A”模型的、通用的、开放的硬件平台,在这个硬件平台上尽量利用软件技术来实现电台的各种功能模块,系统的升级是通过软件来实现的。
图4软件无线电结构
图4给出了典型的软件无线电结构框图。
图中天线、多频段变换器、含有A/D和D/A变换器的芯片以及片上通用处理器和存储器等部分,可以有效地实现无线电台功能及其所需的接口功能。
软件无线电中关键的技术就是高性能的A/D、D/A变换器和以DSP为核心的实时信号处理器,它对DSP的实时性有很高的要求。
软件无线电系统的工作过程是在射频或中频对接收信号进行数字化,通过软件编程来灵活地实现各种宽带数字滤波、直接数字频率合成、数字下变频、调制解调、差错编码、信令控制、信源编码及加解密功能。
在接收时,来自天线的信号经过RF处理和变换,由宽带A/D数字化,然后通过可编程数字信号处理模块实现所需的各种信号处理,并将处理后的数据送至多功能用户终端;
同样,在发送时,通过类似接收信号处理的流程将数据通过天线发射出去。
软件无线电在通信中,特别是在第3代移动通信中的应用越来越成为研究的焦点。
例如在欧洲的ACIS(先进的通信技术与业务)计划中,有多项计划是将软件无线电技术应用在第3代移动通信系统中。
美国也正在研究基于软件无线电的第3代移动通信系统的多频带多带宽式手机与基站,使得软件无线电设备升级的成本大幅度降低。
同时,软件无线电技术与计算机技术正在不断融合,为第3代移动通信系统提供了良好的用户界面。
DSP的硬件技术及其算法正是实现软件无线电的关键所在。
软件无线电系统的灵活性、开放性和兼容性等特点主要是通过以信号处理器为中心的通用硬件平台及软件来实现的。
它主要完成电台内部数据处理、调制解调和编码解码等工作。
由于电台内部数据流大,进行滤波、变频等处理运算次数多,必须采用高速、实时、并行的数字信号处理器模块或专用集成电路才能达到要求。
要完成这么艰巨的任务,必须要求硬件处理速度不断增加,芯片容量扩大,同时要求算法进行针对处理器的优化和改进。
这2个方面要求的不断提高将是数字信号处理技术发展的不懈动力。
只有这样,才能实现电台内部软件的高速运行和多种功能的灵活切换和控制。
软件的实现方式一般采用DSP器件来实现和现场可编程门阵列(FPGA)来实现数字信号处理两种。
在芯片速度条件的限制下,对数字信号处理器的速度要求非常高,利用更高速度的DSP芯片组进行并行处理。
各个芯片厂商正在努力提高芯片的处理速度,利用多种并行处理、流水线、专用硬件结构来提高芯片的数据处理能力。
如德州仪器(TI)最近推出基于TMS320C64x内核的最新款DSP--TMS320C6418。
该产品可为电信、软件无线电广播、地面与卫星广播系统应用提供定制化的性能、存储、外设及价格的最佳组合。
该产品采用512k的二级存储(L2内存)、Viterbi协处理器(VCP)以及峰值性能高达每秒2400个16位百万级乘法累加器(MMAC)或每秒4800个8位MMAC。
VCP在该产品的实时性能上扮演着重要的角色,可减轻内核的负担,在软件无线电应用中,Viterbi解码器减轻了将近30%的DSP处理任务。
对于一些固定功能的模块如滤波器、下变频器等,可以用具有可编程能力的专用芯片来实现,而且这种芯片的速度要高于通用DSP芯片。
例如用FPGA(现场可编程门阵列)就可以同时满足速度和灵活性的要求,支持软件无线电中的动态系统设置的功能。
通常来说系统的分配方式是:
计算密集型的部分在DSP内部完成;
功能相对固定的部分由FPGA来完成。
软件无线电的硬件平台应该是一种通用的平台。
它可能对某种特定的通信系统不具有最高的效率,但是它的开放性和伸缩性使其可以适应多种无线通信系统,并且可以灵活地进行增减和修改,所以其硬件必将采用总线式的结构。
工业控制总线的总线标准很多,比如ISA,PCI,EISA,VESA,VME等等。
在目前的数字信号处理和工业控制中用得较多的VME总线,是针对多处理器系统设计的,其数据宽度为32bit,地址线共有32根,地址空间有4G,总线带宽为几十MHz,已经被广泛用于工业控制之中。
图5给出一种基于VME总线结构的软件无线电硬件系统框图。
图5基于VME软件无线电硬件系统
理想的软件无线电需要对射频频带宽度的采样数据进行数据处理,对DSP的运算能力及数据通信能力有极高的要求,但现今的DSP难以满足。
即使对中频进行滤波、变频等处理就需要每秒几百甚至上千兆次的运算速度和几十至几百兆bit/s的I/O速度,目前必须采用高速并行的DSP多处理器模块或专用的集成电路,才能达到要求。
这就需要通过改进DSP的体系结构来提高它的处理能力。
3.3GPS系统
GSP是由美国开发的以接收导航卫星信号为基础的非自主式导航定位系统。
这个系统向有适当接收设备的全球用户提供精确、连续的二维位置和速度信息,以及世界协调时(UTC)。
被广泛运用于各种军事、经济领域。
伴随着GPS技术在各个领域的推广和普及应用。
接收机的小型化、智能化和满足用户需求的算法研究都十分必要。
全球定位系统主要有二个部分组成,卫里星座、地面控制/监视网络和用户接收设备。
所需的接受设备各异。
它主要包括GPS接收机及其天线、处理器、输入3输出(13O)以及一个电源。
在GPS应用中常需要对接收机采集的数据进行再处理,或是利用GPS接收机提供的某些信息进行某行业内的开发。
DSP小体积、高速度、低功耗高可靠性的特点。
适合对高复杂性的GPS信号的实时处理。
利用其与OEM板构成的户信息系统。
不仅很好地满足GPS信号处理的实时性和高复杂性。
并且由于DSP强大的数据处理能力,系统还可以进行进一步的功能扩展。
四、DSP应用的未来发展趋势
随着VLSI的高速发展,在价格不断下降的同时,DSP芯片也向着更高速更稳定的方向发展,根据TI公司的最新新闻,TI日前推出三款720MHz的新型DSP,超过了TI之前600MHz的性能记录。
这些基于TI数字信号处理技术的新型DSP增加了多通进密度和带宽,增强了多功能灵活性,以实现更高的帧速率与更佳的分辨率。
这些基于TMS320C64×
DSP核心的720MHzDSP均采用TI先进的0.13微米铜工艺技术,包括1MB的片上高速存储器以及可加速实时数据应用与处理的高速外设。
720MHzC6414DSP的64通道增强型直接内存存取(EDMA)控制器可提供管理系统存储器中每秒千兆字节数据传输的输入/翰出效率。
此外,这三款多通道缓冲串行口(McBSP)的第一款均能支持128时分多路复用(TMD)信道以及AC97与IIS音频接口。
但是,世界上没有完美的处理器,DSP也不是万能的,它也需要随应用需求的变化而变化,总的说来,DSP芯片的发展有以下几个趋势。
4.1SoC化
SoC(SystemonChip)技术是一种高度集成化、固件化的系统集成技术。
使用SOC技术设计系统的核心思想,就是要把整个应用电子系统全部集成在一个芯片中。
缩小DSP芯片尺寸始终是DSP的技术发展方向。
当前的DSP多数基于RISC(精简指令集计算)结构,这种结构的优点是尺寸小、功耗低、性能高。
各DSP厂商纷纷采用新工艺,改进DSP芯核,并将几个DSP芯核、MPU芯核、专用处理单元、外围电路单元、存储单元统统集成在一个芯片上,成为DSP系统级集成电路。
TI公司的TMS320C80代表当今DSP领域中的最高水平,它在一块芯片上集成了4个DSP、1个RISC处理器、1个传输控制器、2个视频控制器。
这样的芯片通常称之为MVP(多媒体视频处理器)。
它可支持各种图像规格和各种算法,功能相当强。
4.2高性能化
在数据量飞速提高的同时,更高的运行速度是未来DSP的必然要求和趋势,从来没有越发展运行速度越缓慢的可能。
从我们的计算机,消费类数字产品等方面来看,更高的性能是必然的趋势。
DSP运算速度的提高,主要依靠新工艺改进芯片结构。
DSP的处理性能按照摩尔定律在飞速提高,双核乃至六核使DSP的性能轻松实现翻番。
目前,TI的TM320C6X芯片由于采用VLIW(VeryLongInstructionWord超长指令字)结构设计,其处理速度已高达2000MIPS。
TMS320C55xTMDSP系列C55xTMDSP内核可以为高达600MIPS的性能提供300MHz时钟频率。
当前DSP器件大都采用0.5μm--0.35μmCMOS工艺,按照CMOS的发展趋势,DSP的运算速度再提高100倍(达到1600GIPS)是完全有可能。
4.3多核化
在多核故事不断上演的今天,DSP同样也在向多核转变,特别是面向高速、高密度数据处理应用。
多核DSP是面向高性能嵌入式应用而出现的一类CMP。
它在单个芯片内集成了多个DSP核和其他类型的处理器核。
相比单核DSP,多核DSP具有更强的并行处理能力、更优化的功耗管理方法、更方便的编程和调试手段,将成为今后高性能嵌入式应用的核心器件。
据ITRS预测,到2011年,一个芯片上可以集成的晶体管数目将达到32亿个,工艺尺寸则将缩d,N22纳米。
因此,构建64核以上的大规模异构多核DSP已经具备了足够的物理基础。
但是,多核DSP的设计绝不是多个DSP内核的简单排列或拼凑,仍然面临着许多体系结构设计方面的挑战。
其中最主要的挑战就是如何为多核DSP设计一种数据带宽高、扩展性好、结构灵活、易于编程的数据存储通路,解决多核DSP访存延迟长、数据带宽不足、扩展性较差等问题,满足多核DSP更高的数据吞吐能力需求,提高访存与计算的并行性。
在TI公布的无线基础设施的多核DSP中,已经有一款6核方案,在未来25年可能一个DSP芯片将集成百个处理器。
TI本身于2007年年初推出了用于通信的多核DSP———TNETV3020,其主要用于高密度核心网络,采用6个DSP内核、1个开关矩阵和多种串行I/O通道,允许设计师针对通道格式转换等任务对设计进行配置。
同样,音频处理也需要对多任务实现高性能处理,对此,飞思卡尔新款SymphonyDSP56724和DSP56725DSP采用了一种双核架构,允许开发人员分割处理任务,同时复用现有的代码。
用于视频或混合音频与视频处理的多核DSP也已出现,例如CradleTechnologies公司的CT3616,Gennum公司的Voyageur以及CirrusLogic公司的音频用多核DSP。
4.4可编程化
可编程DSP给生产厂商提供了很大的灵活性。
生产厂商可在同一个DSP平台上开发出各种不同型号的系列产品,以满足不同用户的需求。
同时,可编程DSP也为广大用户提供了易于升级的良好途径。
人们已经发现,许多微控制器能做的事情,使用可编程DSP将做得更好更便宜。
例如冰箱、洗衣机,这些原来装有微控制器的家电如今已换成可编程DSP来进行大功率电机控制。
由于成本和功耗原因,在特别大量的应用中,通常都有可编程DSP,如手机。
在很多应用中,系统厂商需要决定采用哪条路线实现大批量生产,例如目前的MP3播放器有基于ARM、DSP或ASIC三种不同的方法,它们通过不同的路线实现低成本和低功耗。
总的来说,由于产品生命周期越来越短,设计师倾向于将越来越多的功能通过软件实现。
”
TI公司的C64x系列以优越内核与外设集而提供最高水平的性能。
该新型芯片由TI的eXpressDSP软件及开发工具支持,其中包括一套具有业界领先C编译程序的开发工具———CodeComposerStudio(CCStudio)。
CPU、系统架构及C编译器工具的完美结合能够保持系统性能的全面性,同时缩短开发时间。
开发人员还可利用由TI提供的目标软件组件,其中包括高度优化的可扩展DSP/BIOS实时内核、DSP功能库、600多种第三方算法,以及可使开发人员消除大部分最初低水平设计决策的eXpressDSP参考框架。
4.5定点DSP
自十多年前浮点数字信号处理器(DSP)诞生以来,便为实时信号处理提供了算术上更为先进的备选方案。
从理论上讲,虽然浮点DSP的动态范围比定点DSP大,且更适合于DSP的应用场合,但定点运算的DSP器件的成本较低,对存储器的要求也较低,而且耗电较省。
因此,定点运算的可编程DSP器件仍是市场上的主流产品。
据统计,目前销售的DSP器件中的80%以上属于16位定点可编程DSP器件,预计今后的比重将逐渐增大。
五、DSP选用的注意事项
选择合适的DSP器件对产品设计周期的各个方面具有重要影响。
应重点考虑以下因素。
5.1DSP芯片的运算
(1)指令周期:
即执行1条指令所需的时间,通常以ns为单位。
(2)MAC时间:
即1次乘法加上1次加法的时间。
大部分DSP芯片可在1个指令周期内完成一次乘法和加法操作。
(3)FFT执行时间:
即运行1个N点FFT程序所需的时间。
(4)MIPS:
即每秒执行百万条指令。
(5)MOPS:
即每秒执行百万次操作。
(6)MFLOPS:
即每秒执行百万次浮点操作。
(7)BOPS:
即每秒执行十亿次操作。
5.2DSP芯片的运算精度
一般的定点DSP芯片的字长为16位。
浮点处理器能够以数字值处理庞大的变量而依然提供极其精确的结果,且C语言编程调试方便,但是价钱较贵。
定点处理器价格便宜,功耗低,占用硅资源比较少,但动态变化范围比较小。
5.3DSP的硬件资源
不同的DSP芯片所提供的硬件资源是不相同的,即使是同一系列的DSP芯片,系列中不同DSP芯片也具有不同的内
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP 通信 系统 中的 应用 发展