计算机组成原理期末考试试题及答案Word下载.docx
- 文档编号:18239396
- 上传时间:2022-12-14
- 格式:DOCX
- 页数:18
- 大小:24.71KB
计算机组成原理期末考试试题及答案Word下载.docx
《计算机组成原理期末考试试题及答案Word下载.docx》由会员分享,可在线阅读,更多相关《计算机组成原理期末考试试题及答案Word下载.docx(18页珍藏版)》请在冰豆网上搜索。
256KB,按字编址,它的寻址范围是______。
A.操作数隐含在操作码中的指令;
A.128K;
B.在一个机器周期里完成全部操作的指
B.64K;
令;
C.64KB;
C.指令系统中已有的指令;
D.128KB。
D.指令系统中没有的指令。
5.主机与设备传送数据时,采用______,主
12.当用一个16位的二进制数表示浮点数时,机与设备是串行工作的。
下列方案中第_____种最好。
A.程序查询方式;
A.阶码取4位(含阶符1位),尾数取
B.中断方式;
12位(含数符1位);
B.阶码取5位(含阶符1位),尾数取
C.DMA方式;
11位(含数符1位);
D.通道。
C.阶码取8位(含阶符1位),尾数取6.在整数定点机中,下述第______种说法是
8位(含数符1位);
正确的。
D.阶码取6位(含阶符1位),尾数取12
A.原码和反码不能表示-1,补码可以
位(含数符1位)。
表示-1;
B.三种机器数均可表示-1;
13.DMA方式______。
C.三种机器数均可表示-1,且三种机
A.既然能用于高速外围设备的信息传
器数的表示范围相同;
送,也就能代替中断方式;
C.EPROM只能改写一次,故不能作为随
B.不能取代中断方式;
机存储器用;
C.也能向CPU请求中断处理数据传送;
D.EPROM是可改写的,但它能用作为随
D.内无中断机制。
14.在中断周期中,由______将允许中断触发
机存储器用。
20.打印机的分类方法很多,若按能否打印汉
器置“0”。
A.关中断指令;
字来区分,可分为______。
B.机器指令;
A.并行式打印机和串行式打印机;
C.开中断指令;
B.击打式打印机和非击打式打印机;
D.中断隐指令。
C.点阵式打印机和活字式打印机;
15.在单总线结构的CPU中,连接在总线上的
多个部件______。
D.激光打印机和喷墨打印机。
二、填空(共20分,每空1分)
A.某一时刻只有一个可以向总线发送数
1.设浮点数阶码为8位(含1位阶符),尾数
据,并且只有一个可以从总线接收数据;
为24位(含1位数符),则32位二进制补码浮点
B.某一时刻只有一个可以向总线发送数
据,但可以有多个同时从总线接收数据;
规格化数对应的十进制真值范围是:
最大正数为
C.可以有多个同时向总线发送数据,并
A,最小正数为
且可以有多个同时从总线接收数据;
B,最大负数为C,最
D.可以有多个同时向总线发送数据,但
小负数为D。
可以有一个同时从总线接收数据。
2.指令寻址的基本方式有两种,一种是A16.三种集中式总线控制中,______方式对电
寻址方式,其指令地址由B给出,另一种路故障最敏感。
是C寻址方式,其指令地址由DA.链式查询;
给出。
B.计数器定时查询;
3.在一个有四个过程段的浮点加法器流水线C.独立请求;
中,假设四个过程段的时间分别是T1=60ns﹑T2=
17.一个16K×
8位的存储器,其地址线和数
50ns﹑T3=90ns﹑T4=80ns。
则加法器流水线的时
钟周期至少为A。
如果采用同样的逻辑电路,
据线的总和是______。
A.48;
但不是流水线方式,则浮点加法所需的时间为
B.46;
B。
C.17;
4.一个浮点数,当其尾数右移时,欲使其值
D.22.
不变,阶码必须A。
尾数右移1位,阶
18.在间址周期中,______。
A.所有指令的间址操作都是相同的;
码B。
5.存储器由m(m=1,2,4,8,)个模块组
B.凡是存储器间接寻址的指令,它们的
成,每个模块有自己的A和操作都是相同的;
C.对于存储器间接寻址或寄存器间接寻B寄存器,若存储器采用C
址的指令,它们的操作是不同的;
编址,存储器带宽可增加到原来的D
倍。
19.下述说法中______是正确的。
A.EPROM是可改写的,因而也是随机存
6.按序写出多重中断的中断服务程序包括
A、B、C、
储器的一种;
D和中断返回几部分。
B.EPROM是可改写的,但它不能用作为
三、名词解释(共10分,每题2分)
随机存储器用;
1.微操作命令和微操作五、简答题(共20分)
2.快速缓冲存储器1.异步通信与同步通信的主要区别是什么,
3.基址寻址说明通信双方如何联络。
(4分)
4.流水线中的多发技术2.为什么外围设备要通过接口与CPU相连?
5.指令字长接口有哪些功能?
(6分)
四、计算题(5分)六、问答题(共15分)
设机器数字长为8位(含1位符号位),设A1.设CPU中各部件及其相互连接关系如下图
=
9
64
,B=
13
32
,计算[AB]
补,并还原成真值。
所示。
图中W是写控制标志,R是读控制标志,R
1
和R2是暂存器。
(8分)
W
微操作命令形成部件
CPU
R
MARIRPC存储器
内部总线Bus
MDRACCR1R2
ALU
(1)假设要求在取指周期由ALU完成(PC)+
MREQ作访存控制信号(低电平有效),用WR作
1→PC的操作(即ALU可以对它的一个源操作数完
读写控制信号(高电平为读,低电平为写)。
现有
成加1的运算)。
要求以最少的节拍写出取指周期
下列芯片及各种门电路(门电路自定),如图所示。
全部微操作命令及节拍安排。
画出CPU与存储器的连接图,要求:
(2)写出指令ADD#α(#为立即寻址特征,
(1)存储芯片地址空间分配为:
最大4K地址
隐含的操作数在ACC中)在执行阶段所需的微操作空间为系统程序区,相邻的4K地址空间为系统程
命令及节拍安排。
序工作区,最小16K地址空间为用户程序区;
(2)指出选用的存储芯片类型及数量;
2.DMA接口主要由哪些部件组成?
在数据交
(3)详细画出片选逻辑。
换过程中它应完成哪些功能?
画出DMA工作过程的
流程图(不包括预处理和后处理)
七、设计题(10分)
设CPU共有16根地址线,8根数据线,并用
AmA0AkA0
G1
Y
7
G
2A
6
CSCS
2B
ROMRAM
PD/Progr
WE
C
B
A
DnD0DnD0
74138译码器
ROM:
2K×
8位
8K8位×
32K8位×
RAM:
1K×
4位
2K8位×
16K1位×
4K4位×
G1,G,G2B为控制端
C,B,A为变量控制端
Y,,Y0为输出端
(1)主存地址空间分配:
6000H~67FFH为系统程序区;
6800H~6BFFH为用户程序区。
(2)合理选用上述存储芯片,说明各选几片?
(3)详细画出存储芯片的片选逻辑图。
答案:
的目的,从而提高了访存速度。
一、选择题(共20分,每题1分)3.基址寻址
1.C2.C3.B4.B
答:
基址寻址有效地址等于形式地址加上基址寄存
5.A6.B7.C
器的内容。
8.C9.C10.A11.D4.流水线中的多发技术
12.B13.B14.D
为了提高流水线的性能,设法在一个时钟周期
15.B16.A17.D18.C
(机器主频的倒数)内产生更多条指令的结果,这
19.B20.C
就是流水线中的多发技术。
二、填空(共20分,每空1分)5.指令字长
1.A.A.2127(1-2
127(1-2
-23)B.2-129C.2-128(-2-1-2-23)D.-2
答:
指令字长是指机器指令中二进制代码的总位-23)B.2-129C.2-128(-2-1-2-23)D.-2
127
2.A.顺序B.程序计数器C.跳跃数。
D.指令本身
3.A.90nsB.280ns四、(共5分)
4.A.A.增加B.加1计算题答:
[A+B]
补=1.1011110,A+B
5.A.地址B.数据C.模m=(-1D7./6m4)
6.A.保护现场B.开中断C.设备服务D.恢复现场[A-B]补=1.1000110,A-B
三、名词解释(共10分,每题2分)=(35/64)
微操作命令是控制完成微操作的命令;
微操作1.(4分)答:
是由微操作命令控制实现的最基本操作。
同步通信和异步通信的主要区别是前者有公
2.快速缓冲存储器
共时钟,总线上的所有设备按统一的时序,统一的
快速缓冲存储器是为了提高访存速度,在CPU
传输周期进行信息传输,通信双方按约定好的时序
和主存之间增设的高速存储器,它对用户是透明联络。
后者没有公共时钟,没有固定的传输周期,
的。
只要将CPU最近期需用的信息从主存调入缓存,
采用应答方式通信,具体的联络方式有不互锁、半
这样CPU每次只须访问快速缓存就可达到访问主存
互锁和全互锁三种。
不互锁方式通信双方没有相互
制约关系;
半互锁方式通信双方有简单的制约关
OPMAD
系;
全互锁方式通信双方有完全的制约关系。
其中
全互锁通信可靠性最高。
AD
2
其中OP、M的含义同上;
2.(6分,每写出一种给1分,最多6分)
外围设备要通过接口与CPU相连的原因主要有:
AD1∥AD2为23位形式地址。
(1)一台机器通常配有多台外设,它们各自
这种格式指令可直接寻址的范围为223=8M。
23=8M。
有其设备号(地址),通过接口可实现对设备的选
(3)容量为8MB的存储器,MDR为16位,
即对应4M×
16位的存储器。
可采用双字长指令,
择。
直接访问4M存储空间,此时MAR取22位;
也可采
(2)I/O设备种类繁多,速度不一,与CPU
用单字长指令,但RX和RB取22位,用变址或基址
速度相差可能很大,通过接口可实现数据缓冲,达寻址访问4M存储空间。
六、(共15分)问答题
到速度匹配。
1.(8分)答:
(3)I/O设备可能串行传送数据,而CPU一般
(1)由于(PC)+1→PC需由ALU完成,因此并行传送,通过接口可实现数据串并格式转换。
(4)I/O设备的入/出电平可能与CPU的入/
PC的值可作为ALU的一个源操作数,靠控制ALU做
+1运算得到(PC)+1,结果送至与ALU输出端相
出电平不同,通过接口可实现电平转换。
连的R2,然后再送至PC。
(5)CPU启动I/O设备工作,要向外设发各种
此题的关键是要考虑总线冲突的问题,故取指
控制信号,通过接口可传送控制命令。
周期的微操作命令及节拍安排如下:
T0PC→MAR,1→R(6)I/O设备需将其工作状况(“忙”、“就绪”、
T1M(MAR→)MD,R(PC)+1→R
“错误”、“中断请求”等)及时报告CPU,通过接
口可监视设备的工作状态,并保存状态信息,供CPU
成部件
T2MD→RIR,OP(IR)→微操作命令形
查询。
T
3R
2→PC
可见归纳起来,接口应具有选址的功能、传送
(2)立即寻址的加法指令执行周期的微操作
命令的功能、反映设备状态的功能以及传送数据的命令及节拍安排如下:
T0Ad(IR)→R
1;
立即数→R1功能(包括缓冲、数据格式及电平的转换)。
4.(5分)答:
T1(R1)+(ACC)→R2;
ACC通过总
(1)根据IR和MDR均为16位,且采用单字线送ALU
长指令,得出指令字长16位。
根据105种操作,T2R2→ACC;
结果→ACC
取操作码7位。
因允许直接寻址和间接寻址,且有
2.(7分)答:
DMA接口主要由数据缓冲寄存
变址寄存器和基址寄存器,因此取2位寻址特征,
器、主存地址计数器、字计数器、设备地址寄存器、
能反映四种寻址方式。
最后得指令格式为:
中断机构和DMA控制逻辑等组成。
在数据交换过程
727
中,DMA接口的功能有:
(1)向CPU提出总线请求
信号;
(2)当CPU发出总线响应信号后,接管对总
其中OP操作码,可完成105种操作;
线的控制;
(3)向存储器发地址信号(并能自动修
M寻址特征,可反映四种寻址方式;
改地址指针);
(4)向存储器发读/写等控制信号,
AD形式地址。
进行数据传送;
(5)修改字计数器,并根据传送字
这种格式指令可直接寻址27=128,一次间址
7=128,一次间址
的寻址范围是216=65536。
16=65536。
数,判断DMA传送是否结束;
(6)发DMA结束信号,
向CPU申请程序中断,报告一组数据传送完毕。
DMA
(2)双字长指令格式如下:
工作过程流程如图所示。
DMA请求
DMA响应
发送主存地址
传送一个字
修改地址指针
和字计数器
否测试传送
是否结束?
是
DMA结束
七、设计题(共10分)
(1)主存地址空间分配。
(2分)
A15,A11,A7,,A0
1111111111111111
最大4K2K×
8位ROM2片
1111000000000000
相邻4K4K×
4位RAM2片
0000000000000000
最小16K8K×
8位RAM2片
(2)根据
0011111111111111
主存地址空间分配
最大4K地址空间为系统程序区,选用2片2K×
8位ROM芯片;
(1分)
相邻的4K地址空间为系统程序工作区,选用2片4K×
4位RAM芯片;
最小16K地址空间为用户程序区,选用2片8K×
8位RAM芯片。
(3)存储芯片的片选逻辑图(5分)
+5V
&
G
MREQ
A15
A14
A13
A12
A11
A10
A0
8K×
8位8K×
8位4K×
4位
RAMRAMRAM
4K×
RAM
2K×
8位
ROM
D7
D4
D3
D0
WR
15
Y5
MREQA
12
G2B
4
A11A
A9
10A0A
9A0A9A0
2K8位1K4位1K4位
ROMRAMRAM
D
D7D0D7D4D3D0
3
D0
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 期末考试 试题 答案