EWB教程Word文档下载推荐.docx
- 文档编号:18234941
- 上传时间:2022-12-14
- 格式:DOCX
- 页数:16
- 大小:408.44KB
EWB教程Word文档下载推荐.docx
《EWB教程Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《EWB教程Word文档下载推荐.docx(16页珍藏版)》请在冰豆网上搜索。
(1)软件仪器的控制面板外形和操作方式都与实物相似,可以实时显示测量结果。
(2)EWB软件带有丰富的电路元件库,提供多种电路分析方法。
(3)作为设计工具,它可以同其它流行的电路分析、设计和制板软件交换数据。
(4)EWB还是一个优秀的电子技术训练工具,利用它提供的虚拟仪器可以用比实验室中更灵活的方式进行电路实验,仿真电路的实际运行情况,熟悉常用电子仪器测量方法。
1.2EWB软件的操作界面
1.EWB的主窗口
2.元件库栏
信号源库
基本器件库二极管库
模拟集成电路库仪器库
指示器件库
1.3EWB软件基本操作方法介绍
EWB软件具体操作方法很细,就常用仪器举例
1.数字多用表
数字多用表的量程可以自动调整。
下图是其图标和面板。
2.示波器
示波器为双踪模拟式,其图标和面板如下图所示。
3.信号发生器
信号发生器可以产生正弦、三角波和方波信号,其图标和面板如下图所示。
可调节方波和三角波的占空比。
4.波特图仪
波特图仪类似于实验室的扫频仪,可以用来测量和显示电路的幅度频率特性和相位频率特性。
波特图仪的图标和面板如下图所示。
波特图仪有IN和OUT两对端口,分别接电路的输入端和输出端。
每对端口从左到右分别为+V端和-V端,其中IN端口的+V端和-V端分别接电路输入端的正端和负端,OUT端口的+V端和-V端分别接电路输出端的正端和负端。
此外在使用波特图仪时,必须在电路的输入端接入AC(交流)信号源,但对其信号频率的设定并无特殊要求,频率测量的范围由波特图仪的参数设置决定。
2寄存器与移位寄存器的原理简介
2.1寄存器与移位寄存器
寄存器是用以暂存二进制代码的(如计算机中的数据、指令等),可分为锁存器、基本寄存器和移位寄存器三类。
寄存器能实现对数据的清除、接收、保存和输出等功能,移位寄存器除了上述功能外还具有数据移位功能。
1.寄存器
寄存器主要由触发器和一些控制门组成,每个触发器能存放一位二进制码,存放N位数码,就应有N位触发器。
为保持触发器能正常完成寄存器的功能,还必须有适当的门电路组成控制电路。
(1)锁存器
图1四位锁存器的逻辑图
锁存器是由电平触发器完成的,N个电平触发器的时钟端连在一起,在CP作用下能接受N位二进制信息。
图1是一个四位锁存器的电路,图中四个电平触发的D触发器可以寄存四位二进制数。
当CP为高电平时,D1~D4的数据分别送入四个触发器中,使输出Q1~Q4与输入数据一致,当CP为低电平时,触发器状态保持不变,从而达到锁存数据的目的。
集成锁存器大多由电平式D触发器构成,为便于与总线相连,有些锁存器还带有三态门输出。
从寄存数据角度看,锁存器和寄存器的功能是一样的,其区别仅在于锁存器中用电平触发器,而寄存器中用边沿触发器。
用哪一种电路寄存信息,取决于触发信号和数据之间的时间关系。
若输入的有效数据稳定滞后于触发信号,则只能使用锁存器;
若输入的有效数据的稳定先于触发信号,则需采用边沿触发的触发器组成的基本寄存器。
(2)基本寄存器
通常所说的寄存器均为基本寄存器。
图2是中规模集成四位寄存器74LS175的逻辑图,其功能表如表1所示:
图274LS175
当时钟脉冲CP为上升沿时,数码D0~D3可并行输入到寄存器中去,因此是单拍式。
四位数码Q0~Q3宾性输出,故该寄存器又可称为并行输入、并行输出寄存器。
Cr0,则四位数码寄存器异步清零。
CP为0,Cr为1,寄存器保存数码不变。
若要扩大寄存器位数,可将多片器件进行级联。
有的寄存器是利用Rd,Sd端,而将输入激励端作为它用,图3即是采用Rd,Sd寄存数据的电路。
其中,图(a)是双拍式,图(b)是单拍式。
图3利用Rd、Sd组成寄存器
2.集成移位寄存器功能分析及其应用
(1)典型移位寄存器介绍
74LS194是一种典型的中规模集成移位寄存器。
它是由4个RS触发器和一些门电路所构成的4位双向移位寄存器。
其逻辑图及符号图如图7所示:
图774LS194四位双向通用移位寄存器
(a)逻辑电路图;
(b)惯用符号;
(c)新标准符号
(2)移位寄存器的应用
下面主要讲讲在数据传送体系转换中的应用。
数字系统中的数据传送体系有两种,具体介绍如下:
串行传送体系。
每一节拍只传送一位信息,N位数据需N个节拍才能传送出去。
并行传送体系。
一个节拍同时传送N位数据。
在数字系统中,两种传送系统均存在,如计算机主机对信息的处理和加工是并行传送数据的,而信息的传播是串行传送数据的,因此存在两种数据传送体系的转换。
A.串行转换为并行。
其转换示意图如图8所示。
以四位为例,如串行输入数为1011,第1个CP移进“1”,第2个CP移进“11”,第3个CP移进“011”,第4个CP移进“1011”,此时刻可同时输出即并行输出“1011”。
图8串行转换为并行示意图
B.并行转换为串行。
其示意图如图9所示,仍以四位为例,如在第1个CP作用下并行输入数为1011,此时从Q3输出,串行输出为“1”;
在第2个CP作用下,移位寄存器的数为0101;
串行输出第2个“1”;
在第3个CP作用下移位寄存器的数为“0010”,串性输出为“0”;
在第4个CP作用下,移位寄存器的数为“0001”,串行输出为“1”,即从Q3将并行数变为串行数输出。
下面通过举例来说明:
比如用74LS194组成七位串行输入转换为并行输出的电路,具体可以这样来解决:
转换电路如图10所示。
具体过程是:
串行数据d6…d0从Sr端输入(低位d0先入),并行数据从Q1~Q7输出,表示转换结束的标志码0加在第(Ⅰ)片的D0端,其它并行输入端接1。
清0启动后,Q8=0,因此S1S0=11,第1个CP使74LS194完成预置操作,将并行输入的数据01111111送入Q1~Q8。
此时由于Q8=1,S1S0=01。
故以后的CP均实现右移操作,经过起次右移后,七位串行码全部移入移存器。
此时Q1~Q7=d6~d0,且转换结束标志码已到达Q8,表示转换结束,此刻可读出并行数据。
由于Q8=0,S1S0再次等于11,因此第9个CP使移位寄存器再次预置数,并重复上述过程。
图10七位串入→并行输出转换电路
3寄存器EWB电路设计和仿真
1.电路设计基本原理:
将移位寄存器首尾相连,即D0=Qn-1。
就构成环形计数器。
环形计数器的特点是:
有效循环中的每个状态只包含一个(或一个0)表示不同状态时不需要译码,但状态利用率低。
若令D0=Qn-1,就构成扭环形计数器。
扭环形计数器的特点是:
电路在每次转换时,只有一位触发器改变状态,因而电路在译码时不会出现竞争冒险现象,而且状态利用率比唤醒计数器高。
以上两种接法的移位寄存器型计数器均不能自启动,工作前需要对电路进行置数。
为了使计数器能够自启动,需在计数器输入、输出间加上适当的反馈电路。
2.EWB操作步骤与仿真
(1)在四位移位寄存器的基础上,令D0=Q3,就构成四位环形计数器,如图3-1所示。
时钟信号由时钟信号源提供,频率取1Hz。
电路输出接逻辑探针,Space开关为电路启动时置数。
(2)在连续脉冲的作用下,观察输出状态的变化。
再对F0触发器置1,然后消除置1信号,在连续脉冲的作用下,观察输出状态的变化。
(3)将计数器改为能够自启动的环形计数器,如图3-2所示。
电路中D0=Q2Q1Q0。
(4)打开仿真开关,直接在连续脉冲的作用下,观察环形计数器输出状态的变化。
(5)在四位环形计数器的基础上,令D0=Q3,就构成四位扭环形计数器。
如图3-3所示:
(6)打开仿真开关,在连续脉冲的作用下,观察输出状态的变化。
该计数器是不能够自启动的。
如果计数器进入某种无效状态,将不会再进入有效循环。
3.实验结论:
(1).环形计数器状态的变化规律是1000,0100,0010,0001,再返回1000循环。
能够自启动的环形计数器在工作前不需要对计数器置数。
(2).扭环形计数器的状态的变化规律是0000,1000,1100,1110,1111,0111,0011,0001,再返回0000循环。
4硬件电路实验调试
4.1实验原理
在数字系统中,常常需要将二进制数码移位。
实现移位功能的部件,称为移位寄存器。
它由触发器链型连接而成,如图4-1所示。
每个触发器的输出接下一级触发器的输入控制端,所有触发器共用一个时钟脉冲,在每个时钟脉冲作用下,存储在触发器中的二进制信息向左或向右移动一位。
移位寄存器按移位方向不同,可分为单向移位寄存器,双向移位寄存器。
图4-1所示为双向移位寄存器,若X=1,在时钟脉冲作用下,存储在触发器中的信息右移,DiR为右移数据输入端;
若X=0,则左移,而DiL为左移数据输入端。
图4-1
实验使用的74LS194是一个四位双向的移位寄存器,它具有异步清零、左移、右移、并行置数、保持等多种功能,是一种功能较强、使用广泛的中规模集成电路移位寄存器。
其外引脚排列如图4-2所示,其逻辑功能如表4-1所示。
在图4-2中,DiR端为右移串行输入端,DiL端为左移串行输入端,分别在二进制信息右(左)移时,补充最左(右)位的信息。
Cr
CP
S1S0
功能
X
XX
异步清零
1
↑
00
保持
01
右移
10
左移
11
并行输入
表4-1
所谓移位寄存器型计数器,它是在移位寄存器的基础上加上反馈电路(反馈到串行输入端)而构成的具有特殊编码的同步计数器。
这种计数器的状态转换规律,除了F0触发器的新状态由反馈逻辑决定以外,其余各级触发器应按照Qin+1=Qni-1(假设是右移情况)的规律移位。
利用移位寄存器组成的移位寄存器型计数器常用的有环形计数器和扭环形计数器。
环形计数器就是把移位寄存器的串行输出反馈到它的串行输入端,电路如图4-3所示。
环形计数器可以循环移位一个“1”电平,也可以循环移位一个“0”电平。
对于n位的移位寄存器,共有n种不同的状态。
环形计数器的所有触发器中,只有一个“1”(或“0”),因此,在直接利用各个触发器的Q端作为输出端时,不需要附加译码电路。
图4-3
扭环形计数器是把移位寄存器的反相输出端反馈到它的串行输入端,电路如图4-4所示。
一个n位的扭环形计数器的有效状态为2n个,是环形计数器的有效状态的2倍。
扭环形计数器的特点是每次状态变化时,仅有一个触发器的状态改变,译码时不存在竞争冒险现象。
图4-4
4.2具体实验内容
1.环形计数器
使用74LS194四位双向移位寄存器,按图4-7接线,由CP端加入连续的时钟脉冲,观察并记录Q0~Q3的循环状态,并验证该电路能否自启动。
清除
模式
时钟
串行
输入
输出
功能总结
S1
S0
DiR
DiL
D0D1D2D3
Q0Q1Q2Q3
XXXX
ABCD
2.扭环形计数器
使用74LS194四位双向移位寄存器,按图4-8接线,由CP端加入连续时钟脉冲,观察并记录Q0~Q3的循环状态,并验证该电路能否自启动。
图4-8
3.仿真结果与硬件实验调试结果对比分析
根据上面的仿真结果与硬件调试的结果对比,证明结果是与实验结果相符和符合理论的要求。
5感谢
感谢浙江万里学院提供我这次实践机会,感谢在我毕业论文上给过我帮助的所有老师和同学,特别是指导我毕业论文的钱裕禄老师,钱老师治学严谨、务实求新、平易近人、对教学言传身教,再次感谢钱裕禄对我的毕业论文给予的帮助和意见,感谢老师和同学给我毕业论文提供资料,是你们帮助我更好的完成,让我感到老师和同学的热情关心。
6后记
由于这次作业时间仓促以及自己对理论知识掌握的不是很完全,另外各个方面的限制,在硬件调试的实现方面不能做的很好,这次作业自己觉的有些方面还不是很完美,有些可惜。
但是这次的作业给我积累了一些电路方面设计的经验,通过这次的机会,让我接触到了众多软件(电路软件、办公软件、图象软件),比如EWB5.0等,熟悉并掌握软件的使用,对今后的工作有一定的帮助。
7参考文献
1.杨颂华等.数字电子技术基础.西安电子科技大学出版社.2000
2.罗朝杰.数字逻辑设计基础.人民邮电出版社.1982
3.朱力恒.电子技术仿真实验教程.主编人民邮电出版社.1987
4.朱单.Multisim2001电路设计及仿真.电子工业出版社.2002
5.韦思健.电脑辅助电路设计-multisim2001.中国铁道出版社.1995
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EWB 教程