集成电路计算机辅助设计课程设计Word格式文档下载.docx

集成电路计算机辅助设计课程设计Word格式文档下载.docx

《集成电路计算机辅助设计课程设计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《集成电路计算机辅助设计课程设计Word格式文档下载.docx（7页珍藏版）》请在冰豆网上搜索。

社会的需求直接推动IC设计业的发展，而成功的IC设计又取决于优秀的设计工具和科学的设计方法。

集成电路的发展、自从1959年世界上第一块集成电路的诞生以来，集成电技术以惊人的速度发展。

第一块集成电路上只有四个晶体管，而目前的集成电路已经可以在一个芯片上集成几千万只晶体管，甚至上亿只晶体管。

从上世纪80年代开始，IC制造的特征尺寸由3um缩小至0.09um，大约每五年缩小一倍。

随着特征尺寸的减小，IC的速度、功耗、性能等各种性能都得到了很大的提高，价格却迅速下降。

社会的需求不断推动集成电路产业的发展，在IC设计方面，从晶体管的集成发展，进而发展到IP核的集成，在单个芯片上实现整个系统的功能，即IC设计已发展到片上系统SOC阶段。

SOC中可以包括数字IC模拟IC射频IC和传感器，能实现非常复杂的系统功能。

第一部分题目要求.................................................4

第二部分电路设计................................................6

第一节集成电路版图设计原理.........................6

第二节集成电路中的元件.................................6

第三节集成电路的制作流程.............................8

第四节S-seit编辑四位连波进位加法器...........9

第三部分电路仿真...............................................12

第一节生成spice文件......................................12

第二节仿真分析（瞬态、直流、）..................13

第四部分版图设计...............................................15

第一节一位全加器版图设计............................15

第二节四位加法器版图设计............................16

第五部分结论...........................................................17

第六部分心得体会..............................................18

附：

鸣谢............................................................................................19

参考文献..................................................................................20

第一部分题目要求

题目四位加法器电路设计及版图实现

摘要：

集成电路是电子电路，但他又不同于一般的电子电路，它把成千上万的电子元件包括MOS晶体管，电阻RES，电容CPA甚至电感集成在微小的

芯片上，正是这种奇妙的设计和制造方式使它成为人类社会进步创造了空前的奇迹，而使这种奇迹成为现实的正是集成电路版图设计。

集成电路版图与集成电路的概念是一同诞生的，可以说没有版图就没有集成电路。

集成电路版图实际是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响电路的性能成本功耗。

近年来迅速发展的计算机通讯嵌入式或者便携设备中集成电路的高性能低功耗运行都离不开集成电路版图的精心设计，现代集成电路中发展起来的全定制与ASIC实际、单元库、IP库的建立，以及系统芯片设计的概念和方法学也无一不与集成电路版图设计密切相关。

题目要求

设计一个四位连波进位加法器单元电路。

完成电路原理图的设计，仿真，以及版图设计。

要求尽可能满足下列要求。

Process

0.35umP-subCMOSProcessORMCNC1.25umCMOSProcess

VDD

5V

Temperature

-25~80

VSS

0V

powerconsumption

I（total）<

1uA）

Input

A0~A3，B0~B3

output

S0~S3，Cout

processcorner

TT、SS、FF、SF、FS

（1）给出满足题目要求的电路图

（2）给出MOS管的尺寸

（3）利用Hspice或T-spice对电路进行仿真，仿真内容包括：

直流特性、瞬态特性、温度特性、功耗等。

（4）利用L-EDIT完成电路的版图设计，设计规则使用SMIC0.35umCMOS工艺规则或L-EDIT默认规则，要求电路布局合理、面积尽量做小。

关键词

集成电路版图NMOSPMOSpolymetal1Metal2全加器

四位加法器

第二部分电路设计

第一节集成电路版图设计原理

受到IC制造工艺极限条件和具体工艺要求的限制，IC版图设计在移交制造厂家之前，必须进行一系列的版图验证。

版图验证主要包括以下几个步骤：

（1）DRC，对IC版图做几何空间检查，以确保线路能被特定加工工艺实现；

（2）ERC，检查电源与地的短路，器件、节点悬空以及节点间的短路等错误。

（3）LVS，将版图与电路原理图作对比，以检查电路的连接。

（4）LPE，从版图数据库提取电气参数，并用spice网表表示电路。

验证流程，首先是几何规则DRC验证，再是电气规则ERC验证，最后是版图和电路图一致性验证LVS。

第二节集成电路中的元件

（一）MOS晶体管

MOS晶体管是集成电路中的最近本的有源元件，在CMOS工艺中，又PMOS和NMOS两种，可用作跨到原件，开关，有源电阻，mos电容等。

而在物理版图中，只要一条多晶硅跨国有冤屈就形成一个MOS晶体管，将其DGSB四段用一线引出即可与电路中的其他元件连接。

如图NMOS

PMOS

（二）集成电阻和集成电容

MOS集成电路是以MOS晶体管为主要元件构成的电路，以及这些晶体管连接起来的连线，此外，集成电阻电容以及计生三极管二极管等也是MOS集成电路中的重要元件。

电阻式最基本的无源元件之一，是输入输出静态保护电路，是模拟电路必不可少的原件。

在版图中，涉及到最多的电阻就是多晶硅电阻。

多晶硅电阻在场区上，加二外的高祖blocking层，时期方块电阻变大，可制作阻值很大的电阻。

其次涉及最多的就是电容MOS电容，它的结构和MOS晶体管一样，是一个感应沟道电容，当栅上加电压形成沟道时电容存在。

一极是栅，另一极是沟道，沟道这一极由S（D）端引出。

电容的大小取决于面积氧化层的厚度及介电常数。

同时它也是非线性电容，适用于电源滤波。

（三）衬底双极晶体管和二极管

衬底双极晶体管是电路中的有源元件之一，对于N阱CMOS工艺，就可实现PNPBJT。

它还可用于电压基准点路。

其又3大特点，集电极电压受到限制，须接地；

汲取宽度没有很好控制，电流增益差别大；

结构上的两个主要参数是汲取宽度和BE结面积。

二极管也是有源元件之一，对于N阱CMOS工艺，有PSD/NWELL和NSD/P-epi两种diode，主要用于ESD保护电路。

他和BJT一样有三大特点：

存在几声PNPBJT问题，电流容易漏到衬底，BJT的beta范围可从0.1到10；

有较大的串联电阻；

结构上的主要参数就是结面积。

第三节集成电路的制作流程

Tannertool的设计集成电路流程.

Tannertoolspro是一套集成电路设计软件，包括s-edit,t-spice,w-edit,l-edit与LVS，个软件的主要功能整理如下。

软件

功能

s-edit

编辑电路图

t-spice

电路分析与模拟

w-edit

显示t-spice模拟结果

l-edit

编辑布局图、自动配置与绕线、实际规则检查、截面观察。

电路转化

LVS

电路图与布局图结果对比

将要设计的电路先以s-edit编辑出电路图，再将该电路图输出成spice文件。

接着利用t-spice将该电路模拟并输出成spice文件，如果模拟结果有误，再回s-edit检查电路图，如果无误，则以l-edit进行布局图设计。

用l-edit进行布局图设计后要以DRC功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误。

验证过的布局图，转化为spice文件，再利用t-spice模拟，若有错误，再回到l-edit修改布局图，最后利用LVS将电路图输出的spice文件与布局图转化的spice文件对比，弱对比结果不相同，则返回修改l-edit或者s-edit的图。

直到验证无误，将l-edit设计好的布局图输出成GDSll文件类型，交由工厂去制作半导体制作过程中的光罩。

第4节S-seit编辑四位连波进位加法器

四位加法器输入端与输出端，

输入

输出

数据输入A3，A2，A1，A0

和S3,S2,S1,S0

数据输入B3，B2，B1，B0

进位输出Cout

四位加法器关系式：

{Cout，S}=A+B。

先编辑一个一位全加器电路图和其符号图。

如下

一位全加器电路

一位全加器符号

然后在做四位加法器的时候调用一位全加器电路进行级联做成四位加法器电路图，并编辑出其符号图。

如下电路图

如下符号图

第三部分：

电路仿真

第1节生成spice文件

spice文件如下

第2节仿真分析（瞬态、直流、温度、功耗）

瞬态分析

直流分析

温度分析

功耗分析

PowerResults

vvddfromtime1e-009to1e-006

Averagepowerconsumed->

3.092471e-004watts

Maxpower6.658623e-002attime1.01828e-007

Minpower2.434706e-006attime1.87442e-007

第四部分：

版图设计

第一节一位全加器版图设计

用tannerl—edit软件进行一位加法器的版图设计，以及DRC规则验证并生成spc文件进行仿真。

一位全加器，版图如下

第2节四位加法器版图设计

将上面设计好的一位全加器按照电路连接要求进行级联，成为四位连波进位加法器，并进行规则检查。

四位加法器版图如下

四位加法器版图局部放大

第五部分结论

按照课设要求，成功完成一个四位连波进位加法器单元电路设计。

四位连波进位加法器是由四个一位全加器逐级相连而成，因此开始先设计一个一位全加器单元电路，进而在设计四位加法器时调用一位全加器进行电路设计，方便快捷。

用L-edit软件编辑四位全加器电路也是在一位全加器的基础上搭建的，并进行了DRC规则检查正确无误。

第六部分心得体会

通过本次试验我对集成电路版图设计有了全面的认识，设计软件使用更加熟悉，相关规则更加明确，能够独立完成简单电路版图的设计与规则检查，但是同时在实验过程中也遇到许多问题，比如版图设计时原件布局，版图各层的大小尺寸和间距，连线与原件之间的距离，连线交叉时的处理方法，尤其是不同连线之间的连接等问题，困扰了我一段时间，使得设计进度有所减慢，但经过不断摸索和同学间的共同探讨，以上问题都得以解决，并在要求的时间内，顺利完成了版图设计。

因为自己通过努力认真，成功完成一个电路版图的设计工作，看到最终的成功作品，有结果有收获，心情十分愉悦，有一种工程师般的感觉。

同时让我对日后的学习工作方面的事情有了更加清晰的认识，也为即将结束的大学生活和就要到来的工作做下了一定的铺垫，同时深深认识到集成电路版图设计需要十分的细心耐心和热心，即使是一位全加器都如此复杂更不用说其他更大规模的集成电路的复杂程度，因此这份工作应该付出非比寻常的细心。

鸣谢

本次课程设计在设计过程中得到肖剑、邱彦章老师的细心指导，并为我们指点迷津，帮助我开拓研究思路，精心点拨、热忱鼓励，一丝不苟的作风，严谨求实的态度，踏踏实实的精神令人感动，同时还教会了我许多的事情比如以后的学习、工作和科研方面应该如何去做。

感谢他们，虽然仅2个星期，却给以终生受益无穷之道。

我对老师的感激之情是无法用言语表达的。

同时感谢周围同学的帮助指导，让我能更加顺利地完成课设，我要向诸位老师及同学深深地鞠上一躬。

谢谢！

参考文献

1、大规模集成电路陈贵灿张瑞智着高等教育出版社

2、TannerPro集成电路设计与布局实践指导廖裕评陆瑞强着科学出版社

3、集成电路掩模设计—基础版图设计ChristopherSaint/JudySaint着周润德译清华大学出版社

评语

评阅人：

日期：