DSP2812寄存器详解1Word文件下载.docx
- 文档编号:18191556
- 上传时间:2022-12-14
- 格式:DOCX
- 页数:95
- 大小:73.05KB
DSP2812寄存器详解1Word文件下载.docx
《DSP2812寄存器详解1Word文件下载.docx》由会员分享,可在线阅读,更多相关《DSP2812寄存器详解1Word文件下载.docx(95页珍藏版)》请在冰豆网上搜索。
0x7427
FIFO1
CAP2FBOT
0x7428
FIFO2
CAP3FBOT
0x7429
FIFO3
EVAIFRA
0x742C
中断标志寄存器A
EVAIFRB
0x742D
中断标志寄存器B
EVAIFRC
0x742E
中断标志寄存器C
EVAIMRA
0x742F
中断屏蔽寄存器A
EVAIMRB
0x7430
EVAIMRC
0x7431
EVB
GPTCONB
0x7500
通用定时器全局控制寄存器B
T3CNT
0x7501
定时器3
T3CMPR
0x7502
T3PR
0x7503
T3CON
0x7504
T4CNT
0x7505
定时器4
T4CMPR
0x7506
T4PR
0x7507
T4CON
0x7508
EXTCONB
0x7509
扩展控制寄存器B
COMCONB
0x7511
比较控制寄存器B
ACTRB
0x7513
比较操作控制寄存器B
DBTCONB
0x7515
死区定时器控制寄存器B
CMPR4
0x7517
比较寄存器4
CMPR5
0x7518
比较寄存器5
CMPR6
0x7519
比较寄存器6
CAPCONB
0x7520
捕捉单元控制寄存器B
CAPFIFOB
0x7522
捕捉单元FIFO状态寄存器B
CAP4FIFO
0x7523
2级深度FIFO4堆栈
CAP5FIFO
0x7524
2级深度FIFO5堆栈
CAP6FIFO
0x7525
2级深度FIFO6堆栈
CAP4FBOT
0x7527
FIFO4栈底寄存器
CAP5FBOT
0x7528
FIFO5栈底寄存器
CAP6FBOT
0x7529
FIFO6栈底寄存器
EVBIFRA
0x752C
EVBIFRB
0x752D
EVBIFRC
0x752E
EVBIMRA
0x752F
EVBIMRB
0x7530
中断屏蔽寄存器B
EVBIMRC
0x7531
中断屏蔽寄存器C
GPTCONA(通用定时器全局控制寄存器A)
15
14
13
12
11
10
9
8
Reserved
T2STAT
T1STAT
T2CTRIPE
T1CTRIPE
T2TOADC
T1TOADC
7
6
5
4
3
2
TCOMPOE
T2CMPOE
T1CMPOE
T2PIN
T1PIN
GPTCONA功能定义
位(Bit)
功能描述
通用定时器2的状态0-递减计数1-递增计数
通用定时器1的状态0-递减计数1-递增计数
T2CTRIP使能位,使能或禁止定时器2的比较输出。
当EXTCON(0)=1时该位激活;
当EXTCON=0
时该位保留。
0禁止T2CTRIP,T2CTPIR不影响定时器2的比较输出、GPTCDN(5)或PDPINTA
标志。
1使能T2CTRIP,定时器2变为高阻状态,GPTCON(5)变为0,PDPINT标志置1。
T1CTRIP使能位,使能或禁止定时器1的比较输出。
当EXTCON(0)=1时该位激活;
当EXTCON=0时该位保留。
0禁止T1CTRIP,T1CTPIR不影响定时器1的比较输出、GPTCDN(4)或PDPINTA(EVIFRA(0))标
志。
1使能T1CTRIP,定时器1变为高阻状态,GPTCON(4)变为0,PDPINTA(EVIFRA(0))标志置1。
10~9
T2TOADC
定时器2事件启动
ADC00不启动ADC01下溢中断启动ADC10周期中断启动ADC11比较中断启动ADC
8~7
定时器1事件启动ADC00不启动ADC01下溢中断启动ADC10周期中断启动ADC11比较中断启动ADC
比较输出使能位,禁止或使能定时器比较输出。
只有当EXTCON(0)=1时才激活
该位,当EXTCON(0)=0时该位保留。
当PDPIN/T1CTRIP为低电平且EVIMRA(0)=1
时激活该位,它会变为0
0定时器比较输出T1/2PWM_T1/2CMPR为高阻;
1定时器比较输出T1/2PWM_T1/2CMPR由各自的定时器比较逻辑驱动。
定时器2比较输出使能位,使能或禁止定时器2的比较输出T2PWM_T2CMP。
EXTCON(0)=1时激活该位,EXTCON(0)=0时该位保留。
如果T2CMPOE有效,T2CTRIP为低电平且
被使能,则T2CMPOE变为0
0定时器2比较输出T2PWM_T2CMP为高阻。
1定时器2比较输出T2PWM_T2CMP由定时器2比较逻辑驱动
定时器1比较输出使能位,使能或禁止定时器1的比较输出T1PWM_T1CMP。
如果T1CMPOE有效,T1CTRIP为低电平且被使能,则T1CMPOE变为0
0定时器2比较输出T1PWM_T1CMP为高阻。
1定时器2比较输出T1PWM_T1CMP由定时器1比较逻辑驱动
3~2
定时器2比较输出极性。
00强制低01低有效01高有效11强制高
1~0
通用定时器计数寄存器(TxCNT,其中x=1,2,3,4)
位
15~0
TxCNT
定时器x当前计数值
通用定时器比较寄存器(TxCMPR,其中x=1,2,3,4)
TxCMPR
定时器x计数的比较值
通用定时器周期寄存器(TxPR,其中x=1,2,3,4)
TxPR
通用定时器控制寄存器(TxCON,其中x=1,2,3,4)
FREE
SOFT
TMODE1
TMODE0
TPS2
TPS1
TPS0
T2SWT1
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
SELT1PR
15~14
FREE,SOFT
仿真控制位;
00一旦仿真挂起,立即停止01一旦仿真挂起,在当前周期结束后停止
10操作受仿真挂起的影响11操作不受仿真挂起的影响
12~11
TMODE1~TMODE0
计数模式选择;
01停止/保持01连续增/减模式10连续增模式11定向增/减模式
10~8
TPS2~TPS0
输入时钟预定标因子:
000X/1100X/16001X/2101X/32010X/4110X/64
011X/8111X/128(X=器件CPU时钟频率)
7
T2SWT1T4SWT3
T2SWT1对应EVA(用定时器2启动定时器1),使用定时器2的使能位启动定时器1。
这一位在T1CON中是保留位。
T4SWT对应EVB(定时器4启动定时器3),使用定时器4
的使能位启动定时器3。
这一位在T3CON中是保留位。
0使用自身的使能位。
1使用TICON的使能位(EVA.中)或T3CON的使能位(EVB中),忽略自身的使能位
定时器使能位:
0禁止定时器操作(定时器保持并且预定标因子为01使能定时器操作
5~4
TCLKS(1,0)
时钟源选择:
01内部时钟01外部时钟10保留11QEP电路
TCLD(1,0)
定时器比较寄存器装载条件:
01计数器值等于001计数器值等于0或等于周期寄存器的值10立即11保留
定时器比较使能:
0禁止定时器比较操作1使能定时器比较操作
0SELT1PR在EVA中是SELTIPR(选择周期寄存器),当T2CON中的此位为1,将忽略定时
器2的SELT3PR周期寄存器,选用定时器1的周期寄存器。
这一位在T1CON中是保留
位。
在EVB中是SELT3PR(选择周期寄存器),当T4CON中的此位为1,将忽略定时器4的
周期寄存器,选用定时器3的周期寄存器。
0选用自身周期寄存器。
1选用T1PR或T3PR作为周期寄存器,忽略自身寄存器
比较控制寄存器(COMCONA)
CENABLE
CLD1
CLD0
SVENABLE
ACTRLD1
ACTRLD0
FCOMPOE
PDPINTA
FCMP3OE
FCMP2OE
FCMP1OE
C3TRIPE
C2TRIPE
C1TRIPE
比较使能0禁止比较操作,所有阴影寄存器(CMPRx,ACTRA)变为透明1使能比较操作
14~13
CLD1~CLD0
比较器寄存器CMPRx重载条件
00当T3CNT=0(下溢)01当T3CNT=0或T3CNT=T3PR(下溢或周期匹配)
10立即11保留,结果不可预测
EVENABLE
使能空间向量PWM0禁止空间向量PWM模式1使能空间向量PWM模式
11~10
~ACTRLD0
控制寄存器重载条件
00当T3CNT=0(下溢)01当T3CNT=0或T3CNT=T3PR(即下溢或周期匹配)10立即11保留
FCMOPE
全比较输出使能位:
激活该位同时使能或禁止所有的比较输出。
当EXTCONA(0)=0
时该位激活;
当EXTCONA(0)=1时该位保留。
当PDPINTA/T1CTRIP为低电平且EVAIFRA(0)=1时激活该位,它会变为0
0全比较输出,PWM1/2/3/4/5/6,处于高阻1全比较输出,PWM1/2/3/4/5/6,由相应的比较逻辑驱动。
该位反映PDPINTA
全比较器3激活该位可以使能或禁止全比较器3的输出,PWM5/6。
只有当EXTCONA(0)=1时该位有效,当有效时如果C3TRIP为低且被使能,该位复位到0
0全比较3输出,PWM5/6处于高阻1全比较3输出,PWM5/6由全比较3逻辑驱动
全比较器2激活该位可以使能或禁止全比较器2的输出,PWM3/4。
只有当EXTCONA(0)=1
时该位有效,当有效时如果C2TRIP为低且被使能,该位复位到0
0全比较2输出,PWM3/4处于高阻1全比较2输出,PWM3/4由全比较2逻辑驱动
全比较器1输出使能位
激活该位可以使能或禁止全比较器1的输出,PWM1/2。
只有当EXTCONA(0)=1时该位有效
,当有效时如果C1TRIP为低且被使能,该位复位到0
0全比较1输出,PWM1/2处于高阻1全比较1输出,PWM1/2由全比较1逻辑驱动
4~3
全比较器3输出切换使能位
激活该位可以使能或禁止全比较器3的输出关闭功能。
只有当EXTCONA(0)=0时该位有效,当EXTCONA(0)=1时该位保留
0完全比较器3的输出关闭功能被禁止,C3TRIP状态不影响比较器3的输出、COMCONA(8)以及PDPINTA标志(EVAIFRA(0))
1完全比较器3的输出关闭功能被使能,当T3TRIP是低时,完全比较器3的两个输出引脚输出高阻状态,COMCONA(8)复位为0,并且PDPINTA的标志置1
全比较器2输出切换使能位
0完全比较器2的输出关闭功能被禁止,C2TRIP状态不影响比较器2的输出、COMCONA(7)以及PDPINTA标志(EVAIFRA(0))
1完全比较器2的输出关闭功能被使能,当T2TRIP是低时,完全比较器2的两个输出引脚输出高阻状态,COMCONA(7)复位为0,并且PDPINTA的标志置1
全比较器1位
激活该位可以使能或禁止全比较器1的输出关闭功能。
只有当EXTCONA(0)=0时该位有效,
当EXTCONA(0)=1时该位保留
0完全比较器1的输出关闭功能被禁止,C1TRIP状态不影响比较器1的输出、COMCONA(6)以及PDPINTA标志(EVAIFRA(0))
1完全比较器1的输出关闭功能被使能,当T1TRIP是低时,完全比较器1的两个输出引脚输出高阻状态,COMCONA(6)复位为0,并且PDPINTA的标志置1
比较操作寄存器(ACTRA)
SVRDIR
D2
D1
D0
CMP6ACT1
CMP6ACT0
CMP5ACT1
CMP5ACT0
CMP4ACT1
CMP4ACT0
CMP3ACT1
CMP3ACT0
CMP2ACT1
CMP2ACT0
CMP1ACT1
CMP1ACT0
空间矢量PWM只有产生SVPWM输出时使用0正向(CCW)1负向(CW)
14~12
D2~D0
基本空间矢量位只有在产生SVPWM输出时使用
CMP6ACT1~CMP6ACT0
比较输出引脚6上的动作00强制低01低有效10高有效11强制高
9~8
CMP5ACT1~MP5ACT0
比较输出引脚500强制低01低有效10高有效11强制高
7~6
CMP4ACT1~CMP4ACT0
比较输出引脚4上的动作00强制低01低有效10高有效11强制高
CMP3ACT1~MP3ACT0
比较输出引脚3上的动作00强制低01低有效10高有效11强制高
CMP2ACT1~MP2ACT0
比较输出引脚2上的动作00强制低01低有效10高有效11强制高
CMP1ACT1~CMP1ACT0
比较输出引脚1上的动作00强制低01低有效10高有效11强制高
死区定时器控制寄存器(DBTCONA)
DBT3
DBT2
DBT1
DBT0
EDBT3
EDBT2
EDBT1
DBTPS2
DBTPS1
DBTPS0
15~12
11~8
DBT3~DBT0
死区定时器周期,定义3
死区定时器3使能(比较单元3的PWM5和6)0屏蔽1使能
死区定时器2使能(比较单元2的PWM3和4)0屏蔽1使能
死区定时器1使能(比较单元1的PWM1和2)0屏蔽1使能
4~2
DBPTS2~DBPTS0
死区定时器预定标控制位000X/1100X/16
001X/2101X/32010X/4110X/64011X/8111X/128(X=器件CPU时钟频率)
EV扩展控制寄存器(EXTCONA)
RReserved
EVSOCE
QEPIE
QEPIQUAL
INDCOE
15~4
EV启动转换输出的使能位。
该位可以使能或禁止EV的ADC启动转换输出(例如,EVASOCn对应EVA,EVBSOCn对应EVB)。
当使能该位时,由选择EV的启动ADC转换事件产生一个32xHSPCLK负极性脉冲。
这一位不影响送往ADC模块的EVTOADC信号。
0禁止
输出。
处于高阻状态。
1使能
输出。
QEP索引的使能位。
该位可将禁止或使能索引输出CAP3_QEPI1.当CAP3_QEPI1作为索引输出被使能后,将会使定时器作为QEP计数器进行复位。
0禁止CAP3_QEPI1作为索引输出。
CAP3_QEPI1的变化不会影响定时器设为QEP计数器。
1使能CAP3_QEPI1作为索引输出。
任何在CAP3_QEPI1上的0到1变化(EXTCONA[1]=0))或当CAP1_QEP1和CAP2_QEP2为高电平时(EXTCON[1]=1),一个0到1的变化将会使定时器作为QEP计数器复位为0
CAP3_QEPI1索引确认模式。
该位可以打开或关闭QEP索引确认器。
0关闭CAP3_QEPI1索引确认模式。
CAP3_QEPI1可以不受影响地通过确认器
1关闭CAP3_QEPI1索引确认模式。
当CAP1_QEP1和CAP2_QEP2为高电平时,一个0到1的变化可以通过确认器。
否则,确认器的输出将保持为低。
比较输出的单独使能模式。
置1允许独立的使能或禁止比较输出。
0禁止单独使能比较输出模式。
定时器1和2的比较输出可以通过GPTCONA(6)同时禁止或使能。
全比较1、2和3的输出可以通过GPTCON(9)同时禁止或使能。
GPTCONA(12,11,5,4)和COMCONA(7~5,2~0)都保留。
EVAIFRA(0)可以同时使能或禁止所有的比较输出。
EVAIMR(0)可以同时使能或禁止PDP和
信号的直接路径
1单独使能比较输出模式。
通过GPTCONA(5,4)和COMCONA(7‐5)可以单独使能或禁止比较输出。
通过GPCONA(12,11)和COMCONA(2~0)可单独使能或禁止比较输出。
当任何输入为低电平,EVIFRA(0)置1并使能。
EVAIMRA(0)功能是禁止或使能中断
捕捉单元控制寄存器(CAPCONA)
CAPRES
CAPQEPN
CAP3EN
CAP3TSEL
CAP12TSEL
CAP3TOADC
CAP1EDGE
CAP2EDGE
CAP3EDGE
捕获单元复位,读总返回00将所有捕获单元的寄存器清01无操作
捕获单元1和2使能
00禁止捕获单元1和2,FIFO堆栈保留其内容10保留01使能捕获单元1和211保留
捕获单元30禁止捕获单元3,FIFO堆栈保留其内容1使能捕获单元3
保留
为捕获单元30选择通用目的定时器21选择通用目的定时器1
为捕获单元10选择通用目的定时器21选择通用目的定时器1
捕获单元30无操作1但CAP3INT标志置位时启动ADC
7~6
捕获单元100不检测10检测下降沿01检测上升沿11两个边沿都检测
捕获单元200不检测10检测下降沿01检测上升沿11两个边沿都检测
捕获单元30
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP2812 寄存器 详解