计算机组成原理课后答案Word格式.docx
- 文档编号:18173903
- 上传时间:2022-12-13
- 格式:DOCX
- 页数:11
- 大小:74.46KB
计算机组成原理课后答案Word格式.docx
《计算机组成原理课后答案Word格式.docx》由会员分享,可在线阅读,更多相关《计算机组成原理课后答案Word格式.docx(11页珍藏版)》请在冰豆网上搜索。
存储单元个数X存储字长
运算速度:
MIPS,CPI,FLOPS
1.7解释概念
主机:
计算机硬件的主体部分,由CPU+MM(主存或内存)组成
CPU:
中央处理器,是计算机硬件的核心部件,由运算器+控制器组成
计算机中存放正在运行的程序和数据的存储器,可随机存取;
由存储体、各种逻
辑部件及控制电路组成
存储单元:
可存放一个机器字并具有特定存储地址的存储单位
存储元件/存储基元/存储元:
存储一位二进制信息的物理元件,是存储器中最小的存储单位,不能单独存取
存储字:
一个存储单元所存二进制代码的逻辑单位存储字长:
一个存储单元所存二进制代码的位数存储容量:
存储器中可存二进制代码的总量机器字长:
CPU能同时处理的数据位数
指令字长:
一条指令的二进制代码位数
1.8解释英文代号
CPU:
CentralProcessingUnit
PC:
ProgramCounter
IR:
InstructionRegister
CU:
ControlUnit
ALU:
ArithmeticLogicUnit
ACC:
Accumulator
MQ:
Multiplier-QuotientRegister
X:
操作数寄存器
MAR:
MemoryAddressRegister
MDR:
MemoryDataRegister
I/O:
Input/Output
MIPS:
MillionInstructionsPerSecond
CPI:
CyclePerInstruction
FLOPS:
Floating-pointOperationPerSecond
1.9存数指令和加法指令的信息流程,主存容量256MX32位,在指令字长、存储字长、机
器字长相等的条件下,指出图中各寄存器的位数。
1存数指令的信息流程:
取指令:
PCtMARtMtMDRtIR
分析指令:
Ad(IR)tMAR
执行指令:
ACCtMDRtM
2加法指令的信息流程:
PCtMARtMtMDRtIR;
OP(IR)tCU;
Ad(IR)tMARtMtMDRtX
ACCtALU,同时XtALU
ALUtACC
主存容量是256MX32位,得2的28次方=256M。
故MAR=28,PC=28,
MDR=32;
又指令字长=存储字长=机器字长,则IR=ACC=MQ=X=32。
1.10根据迭代公式Vx=1/2(yn+x/yn),设初态yO=1,要求精度为&
。
试编制求"
x的
解题程序,并结合所编程序简述解题过程。
牛顿迭代法开根号:
精度是|yn+1-yn|We指令系统可以自行定义,下面给出一个例子。
操作码
操作性质
000111
除一将ACC中的数与指令地址码指示的存储单元中的数相除,结果存
于ACC中
001000
减一将ACC中的数与指令地址码指示的存储单元中的数相减,结果存
001001
取绝对值一将ACC中的数取绝对值,结果存于ACC中
001010
将ACC中的数与0做比较,小于则继续执行下一条指令,大于则跳转到地址码指示的存储单元上的指令
题中yo事先存入yn+i单元中
主存地址
指令
注释
地址码
000001
17
取数yn+1至ACC
1
000010
16
存数,将yn+1存于yn单兀中
2
13
取数x至ACC
3
除yn得x/yn存于ACC中
4
000100
加yn得yn+x/yn存于ACC中
5
15
除2得(yn+x/yn)/2存于ACC中
6
存数,将(yn+x/yn)/2存于yn+1单兀中
7
减yn得yn+1-yn存于ACC中
8
-
|yn+1-yn|存于ACC中
9
14
|yn+1-yn|-&
存于ACC中
10
比较
11
000101
打印
12
000110
停机
x
£
yn
yn+1
1.11指令和数据都存于存储器中,计算机如何区分它们?
计算机硬件主要通过不同的时间段来区分指令和数据,即:
取指周期(或取指微程序)取出的既为指令,执行周期(或相应微程序)取出的既为数据。
另外也可通过地址来源区分,从PC指出的存储单元取出的是指令,由指令地址码部分
提供操作数地址。
1.12什么是指令?
什么是程序?
指令:
人为输入计算机,由计算机识别并执行一步步操作的命令的形式称为指令。
程序:
一系列指令的有序集合称为程序。
第二章计算机的发展及应用p.38
2.1通常,计算机的更新换代以什么为依据?
主要以组成计算机基本电路的元器件为依据,如电子管、晶体管、集成电路等。
2.2举例说明专用计算机和通用计算机的区别
按照计算机的效率、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和专用计算机。
通用计算机适应性强,但牺牲了效率、速度和经济性,而专用计算机
是最有效、最经济和最快的计算机,但适应性很差。
例如个人电脑和计算器。
2.3什么事摩尔定律?
该定律是否永远生效?
为什么?
微芯片上集成的晶体管数目每3年翻两番的规律,不是永远生效,因为每代芯片的成本
大约为前一代芯片成本的两倍2.4举三个实例,说明网络技术的应用
网络教育,网络共享,远程协助
2.5举例说明人工智能方面的应用有哪些
自然语言处理:
机器翻译,自然语言理解
模式识别:
指纹识别,脸部识别,语音识别
人机对弈:
2.6举例说明那些计算机的应用需采用多媒体技术
数据压缩,图像处理,音频处理,数据库内容检索,著作工具,通信及分布式多媒体应用
2.7设想一下计算机的未来
体型小,价格低廉,使用方便.
第三章系统总线
3.1什么是总线?
总线传输有何特点?
为了减轻总线的负载,总线上的不见都应具备什么特点?
总线是连接各个部件的信息传输线,是各个部件共享的传输介质
特点:
某一时刻只允许有一个部件向总线发送信息,多个部件可以同时从总线接收相同信息
为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通
3.2总线如何分类?
什么是系统总线?
系统总线又分为几类,它们各有何作用,是单向的,还是双向的,它们与机器字长、存储字长、存储单元有何关系?
按照连接部件的不同,总线可以分为片内总线、系统总线和通信总线
系统总线是CPU,主存,1/0,设备(通过I/O接口)各大部件之间的信息传输线
系统总线按照传输信息不同分为数据总线,地址总线,控制总线
数据总线是双向的,根数与存储子长相同,是机器字长的整数倍
地址总线是单向的,根数越多,寻址空间越大,即CPU能访问的存储单元的个数越多
3.3常用的总线结构有几种?
不同的总线结构对计算机的性能有什么影响?
举例说明
单总线结构:
将CPU主存,1/0设备都挂在一组总线上,极易形成计算机系统瓶颈
双总线结构:
将速度较低I/O设备从单总线上分离出来,形成主存总线与I/O总线分开的结构.CPU将一部分功能下放给通道,使其对I/0设备具有统一管理
三总线结构:
I/O总线,DMA总线,主存总线,任何时刻只能使用一种总线
三总线结构:
局部总线,扩展总线,系统总线
3.4为什么要设置总线判优控制?
常见的集中式总线控制有几种?
各有何特点?
哪种方式响应时间最快?
哪种方式对电路故障最敏感?
解决多个部件同时申请总线时的使用权分配问题
链式查询:
连线简单,已与扩充,对电路故障最敏感
计数器定时查询:
优先级设置较灵活,对故障不敏感,连线机控制过程较复杂
独立请求方式:
速度最快,但硬件器件用量大,连线多,成本较高
3.5解释下列概念:
总线宽度、总线带宽、总线复用、总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期和总线的通信控制。
总线宽度:
通常只数据总线的根数
总线带宽:
总线的数据传输率,直单位时间内总线上传输数据的位数
总线复用:
指同一条信号线可以分是传输不同的信号
总线的主设备:
指一次总线传输期间,拥有总线控制权的设备
总线的从设备:
指一次总线传输期间,配合主设备完成数据传输的设备,只能被动接受主设备发来的命令
总线的传输周期:
指总线完成一次完整而可靠的传输所需时间
总线的通信控制:
指总线传送过程中双方的时间配合方式
3.6试比较同步通信和异步通信
同步通信:
指由统一时钟控制的通信,控制方式简单,灵活性差,当系统中各部件工作速度差异较大时,总线工作效率明显下降。
适合于速度差别不大的场合
异步通信:
指没有统一时钟控制的通信,部件间采用应答方式进行联系,控制方式较同步复杂,灵活性高,当系统中各部件工作速度差异较大时,有利于提高总线工作效率
3.7画图说明异步通信中请求与回答有哪几种互锁关系
不互锁,半互锁,全互锁3.8为什么说半同步通信同时保留了同步通信和异步通信的特点?
半同步通信既能像同步通信那样由统一时钟控制,又能像异步通信那样允许传输时间不
一致,因此工作效率介于两者之间
3.9分离式通讯有何特点,主要用于什么系统?
1.各模块欲占用总线使用权都必须提出申请
2.在得到总线使用权后,主模块在先定的时间内向对方传送信息,采用同步方式传送,
不再等待对方的回答信号
3.各模块在准备数据的过程中都不占用总线,使总线可接受其它模块的请求
4•总线被占用时都在做有效工作,或者通过它发送命令,或者通过它传送数据,不存
在空闲等待时间,充分利用了总线的占用,从而实现了总线在多个主、从模块间进行信
息交叉重叠并行传送
主要用于大型计算机系统
3.10什么是总线标准?
为什么要设置总线标准?
你知道目前流行的总线标准有哪些?
什么叫plugandplay?
哪些总线有这一特点?
总线标准:
系统与各模块,模块与模块之间的一个互连的标准界面
为了使系统设计简化,模块生产批量化,确保其性能稳定,质量可靠,实现可移化
ISA,EISA,PCI,AGP,USB
plugandplay:
即任何扩展卡只要插入系统便可工作,PCI,USB
3.11画一个具有双向传输功能的总线逻辑图
3.12设数据总线上接有A、BCD四个寄存器,要求选用合适的74系列芯片,完成下列
逻辑设计:
(1)
dtadtb和dtc寄存器间的传送;
设计一个电路,在同一时间实现
(2)设计一个电路,实现下列操作:
TO时刻完成X总线;
T1时刻完成总线tA;
T2时刻完成At总线;
T3时刻完成总线tBo
(1)由T打开三态门将D寄存器中的内容送至总线bus,由cp脉冲同时将总线上的数
据打入到A、BC寄存器中。
T和cp的时间关系如图
(1)所示
T—►三态门
cpn
tB。
TO、T1、T2、T3波形图如图
(2)所示
3.13什么是总线的数据传输率,它与哪些因素有关?
总线数据传输率即总线带宽,指单位时间内总线上传输数据的位数,通常用每秒传输信息的字节数来衡量。
它与总线宽度和总线频率有关,总线宽度越宽,频率越快,数据传输率越高
3.14设总线的时钟频率为8MHZ一个总线周期等于一个时钟周期。
如果一个总线周期中并
行传送16位数据,试问总线的带宽是多少?
解:
由于:
f=8MHz,T=1/f=1/8M秒,一个总线周期等于一个时钟周期
所以:
总线带宽=16/(1/8M)=128Mbps
3.15在一个32位的总线系统中,总线的时钟频率为66MHZ假设总线最短传输周期为4个
时钟周期,试计算总线的最大数据传输率。
若想提高数据传输率,可采取什么措施?
总线传输周期=4*1/66M秒
总线的最大数据传输率=32/(4/66M)=528Mbps
若想提高数据传输率,可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数。
3.16在异步串行传送系统中,字符格式为:
1个起始位、8个数据位、1个校验位、2个终止位。
若要求每秒传送120个字符,试求传送的波特率和比特率。
一帧包含:
1+8+1+2=12位
波特率为:
(1+8+1+2)*120=1440bps
比特率为:
8*120=960bps
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 课后 答案