数字式相位差测试仪Word格式.docx
- 文档编号:18070215
- 上传时间:2022-12-13
- 格式:DOCX
- 页数:9
- 大小:82.81KB
数字式相位差测试仪Word格式.docx
《数字式相位差测试仪Word格式.docx》由会员分享,可在线阅读,更多相关《数字式相位差测试仪Word格式.docx(9页珍藏版)》请在冰豆网上搜索。
1、设计任务和目的
(一)设计任务
在老师的指导下,设计一个电路,用来测量两路信号的相位差。
(二)设计目的
培养理论联系实际的设计思想,训练综合运用电路设计和有关先修课程的理论,结合生产实际分析和解决工程实际问题的能力,巩固,加深和扩展有关电子类的知识。
通过课程设计,应能加强学生如下能力的培养:
(1)独立工作能力和创造力;
(2)综合运用专业及基础知识,解决实际工程技术问题的能力;
(3)查阅图书资料、产品手册和各种工具书的能力;
(4)工程绘图的能力;
(5)编写技术报告和编制技术资料的能力。
二、设计要求
1、被测信号为正弦波(或者是方波),频率为45~55Hz,幅度大于等于0.5V;
相位测量精度为1度;
用数码管显示测量结果。
2、主要单元电路和元器件参数计算、选择;
3、画出总体电路图;
4、提交格式上符合要求、内容完整的设计报告
3、工作原理
在电工仪表、同步检测的数据处理以及电工实验中,常常需要测量两列同频信号的相位差。
例如,电力系统中电网并网合闸时,要求两电网的电信号之间的相位相同,这需要精确测量两列工频信号的相位差。
相位测量的方法很多,典型的传统方法误差较大,读数不方便。
为此,我们设计了一种数字式相位差测量仪,该仪以可编程逻辑器件(PLD)和锁相环(PLL)倍频电路为核心,实现了两列信号相位差的自动测量及数显。
相位差测量仪的原理框图(以分辨率为1度为例)如图1所示。
基准信号
(相位基准)fr经放大整形后加到锁相环的输入端,在锁相环的反馈环路中设置一个N=360的分频器,使锁相环的输出信号频率为fr,但相位与fr相同,这个输出信号被用作计数器的计数时钟。
被测信号fs经放大整形再二分频后得到的fs/2和fr/2送入由异或门组成的相位比较电路,其输出脉冲A的脉宽tp反映了两列信号的相位差,利用这个信号作为计数器的闸门控制信号使计数器仅在fr与fs的相位差tp内计数,这样计速器计得的数即为fr与fs之间的相位差。
于计数时钟频率为360fr,因此,一个计数脉冲对应1度。
计数的值经锁存译码后通过LED数码管显示。
这种测量方法可以从波形图图2得到理解和说明。
图中D触发器用于判断fr与fs的相位关系,当Q为1时,fr超前于fs,相位取正值,符号位数码管显示全黑;
当Q为0时,fr滞后于fs,相位取负值,符号位数码管显示“一”。
4、设计框图
图1相位差测量仪的原理框图
5、主要参考器件(软件仿真,用Proteus)
LM324、D触发器、4046锁相环、4040(十二位二进制计数器)、4511、数码管、4518(双四位异步BCD码加法器)
6、各模块电路分析
(1)、移相电路部分
所谓移相是指两种同频的信号,以其中的一路为参考,另一路相对于该参考作超前或滞后的移动,即称为相位的移动,即称为是相位的移动。
两路信号的相位不同,便存在相位差,简称相差。
若我们将一个信号周期看作是360,则相差的范围就在0~360度。
两个同频信号之间的移相,是电子行业继电保护领域中模拟、分析事故的一个重要手段,利用移相原理可以制作校验各种有关相位的仪器仪表、继电保护装置的信号源。
因此,移相技术有着广泛的使用价值。
我们知道,将参考信号整形为方波信号,并以此信号为基准,延时产生另一个同频的方波信号,再通过波形变换电路将方波信号还原成正弦波信号。
以延时的长短来决定两信号间的相位值。
这种处理方式的实质是将延时的时间映射为信号间的相位值。
也就是说,只要能够测量出该延迟时间,我们就可以推算出其相位差值(具体实施电路如图所示)。
(2)、放大整形电路部分
在相位差测量过程中,不允许两路信号在放大整形电路中发生相对相移。
为了使两路信号在测量电路中引起的附加相移是相同的的。
图2移相放大整形电路
(3)、锁相倍频电路部分
设被测信号的工作频率为55Hz,测量的分辨率取1度,360倍频后信号的频率为19800Hz,故可选择最高工作频率为40MHz的锁相环4046(如图所示)。
而360分频器可采用计数器。
在这里我们采用的是4040计数器(如图所示)。
4040是12位二进制串行计数器。
所有的计数器为主从触发器。
计数器在时钟下降沿进行计数。
CR为高电平时,对计数器进行清零。
图3锁相倍频电路
(1)锁相环4046的引脚功能:
1脚相位输出端,环路入锁时为高电平,环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端,高电平时禁止,低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端,用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
(2)计数器4040引脚的功能:
10脚时钟输入端。
11脚清除。
Q0~Q11是计数器脉冲输出端。
VDD是正电源。
VSS:
接地。
(4)、D触发器构成的分频器
触发器是一个具有记忆功能的二进制信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态,即“0”和“1”,,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路组成的触发器。
触发方式有电平触发和边沿触发两种。
D触发器在时钟脉冲CP的前沿(正跳变0→1)发生翻转,触发器的次态Qn+1取决于CP的脉冲上升沿到来之前D端的状态,即Qn+1=D。
因此,它具有置0、置1两种功能。
由于在CP=1期间电路具有维持阻塞作用,所以在CP=1期间,D端的数据状态变化,不会影响触发器的输出状态。
RD和SD分别是决定触发器初始状态Qn的直接置0、置1端。
当不需要强迫置0、置1时,RD和SD端都应置高电平(如接+5V电源)。
74LS74为上升沿触发的边沿触发器。
D触发器应用很广,可用做数字信号的寄存,移位寄存,分频和波形发生器等。
图4分频电路
(5)、计数器及数字显示部分
这里我们使用的是4518双四位异步BCD码加法器。
Cr为异步清零端,高电平有效。
当Cr为0时,cp为0,这是en下降沿出发计数,当en为0,cp上升沿触发计数。
将低位的最高位与另一个计数器触发端相连便构成了带进位的十进制计数器。
CC4511是BCD—7段所存译码驱动器,在同一单片结构上由COS/MOS逻辑器件和
图5计数器及数字显示电路
(1)4518引脚的功能:
CPU:
加计数端。
CPD:
减计数端。
CO:
非同步进位输出端。
BO:
非同步借位输出端。
D3~D0:
计数器输入端。
Q1~Q4:
数据输出端。
CR:
清除。
(2)4511引脚的功能:
A0~A3:
二进制数据输入端。
/Bl:
输出消隐控制端。
LE:
数据锁定控制端。
/LT:
灯测试端。
Ya~Yg:
VDD:
电源正。
电源负。
(6)、相位超前与滞后显示部分
图6相位超前滞后部分
开关打到上方是相位超前,开关打到下方是相位滞后
七、课程设计总结
经过两周的努力,我们经历了从刚开始对课题内容茫然到今日在老师的指导下对课程设计的掌握。
尤其是在刚开始的时候,由于模拟电路的基础不是很好,都不知道从什么地方下手,经过老师的提示以及对模电相关部分的复习才能更好地进行试验及仿真,平常学习中低通滤波器学的很多,但在实际运用中还是出了很多问题,在仿真了几次之后终于把大致的结果仿真出来了,我和我的同学在完成后都有由衷产生一股成就感。
通过这次课程设计,加强了综合运用专业基础知识解决问题的能力、独立工作的能力、查阅图书资料和各种工具书的能力,基本上达到了课程设计的目的和要求。
在仿真的过程中,各个模块电路经过测试没有问题,但组合到一起之后,最终结果总是一直变化,这与理论上有一定的差别。
在老师的指导下,在全组的共同努力之下,最终我们解决了这个问题,在规定的时间内圆满完成了这次设计的任务。
八、参考文献
[1]康华光。
电子技术基础数字部分(第五版)、电子技术基础数字部分(第五版).高等教育出版社,1998.
。
[2]谢自美。
电子电路、实验及测试[M].华中理工大学出版社,2000。
[3]张厥胜。
锁相环频率合成器[M].电子工业出版社,1997。
[4]陈赜。
在系统可编程技术[M].科学出版社,2001。
[5]谢自美等。
电子线路设计、实验、测试(第二版).
武汉:
华中理工大学出版社。
[6]阎石等。
数字电子技术基础(第四版).
北京:
高等教育出版社。
[7]沙占有等。
新编实用数字化测量技术.
国防工业出版社。
附:
数字式相位差总电路图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字式 相位差 测试仪