数字集成电路期末试题卷A含答案解析Word下载.docx
- 文档编号:17822351
- 上传时间:2022-12-11
- 格式:DOCX
- 页数:11
- 大小:171.58KB
数字集成电路期末试题卷A含答案解析Word下载.docx
《数字集成电路期末试题卷A含答案解析Word下载.docx》由会员分享,可在线阅读,更多相关《数字集成电路期末试题卷A含答案解析Word下载.docx(11页珍藏版)》请在冰豆网上搜索。
图1图2
5.如图2所示,当输入C是(高电平,低电平)时,
。
6.两输入端TTL与非门的输出逻辑函数
,当A=B=1时,输出低电平且VZ=0.3V,当该与非门加上负载后,输出电压将(增大,减小)。
7.Moore型时序电路和Mealy型时序电路相比,型电路的抗干扰能力更强。
8.与同步时序电路相比,异步时序电路的最大缺陷是会产生状态。
9.JK触发器的功能有置0、置1、保持和。
10.现有容量为210×
4位的SRAM2114,若要将其容量扩展成211×
8位,则需要片这样的RAM。
二、选择题(本大题共10小题,每小题2分,共20分)
在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号。
错选、多选或未选均无分。
11.十进制数(172)10对应的8421BCD编码是。
【】
A.(1111010)8421BCDB.(10111010)8421BCD
C.(000101110010)8421BCDD.(101110010)8421BCD
12.逻辑函数
包含个最小项。
【】
A.2B.3C.4D.5
13.设标准TTL与非门
的电源电压是+5V,不带负载时输出高电平电压值等于+3.6V,输出低电平电压值等于0.3V。
当输入端A、B电压值VA=0.3V,VB=3.6V和VA=VB=3.6V两种情况下,输出电压值VZ分别为。
【】
A.5V,5VB.3.6V,3.6V
C.3.6V,0.3VD.0.3V,3.6V
14.图3所示电路的输出逻辑函数
等于。
【】
A.ABCDB.AB+CD
C.
D.
图3图4
15.图4电路是由二进制译码器组成的逻辑电路,输出Z2等于。
A.
B.
C.
16.图5所示所示时序电路中,实现
的电路是。
17.最能直观反映时序电路状态变化关系的是【】
A.逻辑电路图B.时序图C.状态真值表D.状态转移图
18.可以对脉冲波形整形的电路是()。
A.施密特触发器B.T触发器C.多谐振荡器D.译码器
19.同样分辨率和时钟脉冲下,并行比较型A/D转换器、逐次逼近型A/D转换器和双积分型A/D转换器中完成一次模数转换时间最长的是转换器。
【】
A.双积分型B.逐次逼近型C.并行比较型D.都一样
20.某十位D/A转换器满量程输出电压为5.115V,则当输入D=(0100100000)2时,输出电压为()伏。
【】
A.5.115VB.1.44VC.2.34VD.0.44V
三、分析题(本大题共6小题,21-26每小题6分,27小题12分,共48分)
21.已知逻辑函数Z(A,B,C,D)=∑m(0,2,3,7,8,9)+∑d(10,11,12,13,14,15),求逻辑函数Z的最简“与或”表达式。
22.分析图6所示电路输出Z的最简与或逻辑函数表达式。
图6
23.图7是用4选1数据选择器设计的一个逻辑电路,试写出输出逻辑函数Z的最简与或表达式。
表14选1数据选择器功能表
A1
A0
W
×
1
D0
D1
D2
D3
图7
24.设正边沿D触发器初态为0,试画出图8所示CP和输入信号作用下触发器Q端的波形。
图8
25.移位寄存器CC40194功能如表2所示。
设CC40194初态为Q3Q2Q1Q0=0000,电路如图9,试画出十个以上CP脉冲作用下移位寄存器的状态转移图。
图9
表2CC40194功能表
输入
输出
S1
S0
DIR
DIL
CP
Q0
Q1
Q2
Q3
L
L
H
↑
d0
d1
d2
d3
A
Q1
Q2
B
26.CMOS集成定时器555组成的电路如图10所示,试问:
(1)说出电路的名称;
(2)画出vC和vO输出电压波形(设输入vI低电平宽度足够窄)。
图10
27.已知某同步时序电路如图11所示,试:
(1)分析电路的状态转移图,并要求给出详细分析过程。
(2)电路逻辑功能是什么,能否自启动?
(3)若计数脉冲fCP频率等于700Hz,从Q2端输出时的脉冲频率是多少?
图11
四、设计题(本大题共3小题,第28小题10分,第29小题12分,共22分)
28.如图12所示,为一工业用水容器示意图,图中虚线表示水位,A、B、C电极被水浸没时会有信号输出,试用与非门构成的电路来实现下述控制作用:
水面在A、B间,为正常状态,亮绿灯G;
水面在B、C间或在A以上为异常状态,点亮黄灯Y;
面在C以下为危险状态,点亮红灯R。
要求写出设计过程。
图12
29.某四位二进制加/减计数器的逻辑符号如图13(a)所示,功能表如表3所示。
(1)用该集成计数器和少量与非门计一个8421BCD编码的6进制加法计数器。
(2)分析图13(b)电路的逻辑功能,并画出完整的状态转移图。
(a)(b)
图13
表3
CP+
CP-
CR
C
D
四位二进制加法计数
四位二进制减法计数
保持
数字电路与数字逻辑试卷A答案及评分参考
1.(1000100)2
2.真值表
4.L=(A+B)C
5.低电平。
6.增大
7.Moore
8.过渡
9.翻转
10.4
11.C12.B13.C14.C15.B16.C17.D18.A19.A20.B
三、分析题(本大题共6小题,每小题6分,共36分)
21.解:
(1)卡诺图(3分)
简化结果:
(3分)
22.解:
(1)分析过程(4分)
A=1,
A=0,
(2)最简与或形式(2分):
23.
(1)分析过程(4分)
24.解:
(6分)
25.解:
26.
(1)单稳触发电路(2分)
(2)波形(共4分,各2分)
27.解:
(1)各触发器驱动方程(3分)
FF0:
FF1:
FF2:
(2)状态真值表(6分)
J2K2
J1K1
J0K0
Q2n+1
Q1n+1
Q0n+1
(3)状态转移图(1分)
(4)4位加法计数,能自启动(1分)
(5)700Hz/4=175Hz(1分)
四、设计题(本大题共2小题,第28小题10分,第29小题12分,共22分)
28.解:
(1)真值表(4分)
G
Y
R
(2)卡诺图化简(3分)
(3)逻辑图(3分)
29.解
(1)六进制加法计数器设计(6分)
(2)功能说明(3分):
九进制减法计数器
状态转移图(3分)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字集成电路 期末 试题 答案 解析