课设 数字闹钟.docx

课设 数字闹钟.docx

《课设 数字闹钟.docx》由会员分享，可在线阅读，更多相关《课设 数字闹钟.docx（15页珍藏版）》请在冰豆网上搜索。

课设数字闹钟

1、设计任务和要求

1.1设计任务：

（1）具有24小时或12小时的计时方式，显示时、分、秒。

（2）具有快速校准时、分、秒的功能。

（3）能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。

（4）供电方式：

220V，50HZ交流供电。

1.2设计要求：

（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图（运用PROTEL电路设计软件）；

（2）选择常用的电器元件（说明电器元件选择的过程和依据）；

（3）进行PCB（印制电路板）设计（用PROTEL等电路设计软件）；

（4）按照规范要求，按时提交课程设计报告（打印或手写），并完成相应答辩。

2、设计的方案的选择与论证

2.1电路设计方案

方案一：

采用可用中小规模集成电路实现

采用逻辑电路设计可实现具有：

时、分、秒计时功能和多点定时功能，电路通过计数时钟脉冲具有自动更新秒的显示，纯属硬件设计无需程序干预。

方案二：

EDA技术实现

采用EDA作为主控器控制外围电路进行电压，时钟控制、键盘和LED控制。

此方案逻辑电路复杂，且灵活性较低，不利于各种功能的扩展，在对电路进行检测时比较困难。

方案三：

单片机编程实现

通过利用单片机内部定时计数器实现计时，软件设置I/O作为数码管或液晶显示信号输出，时间校准按键输入。

软件实现的电子钟具有编程灵活，并便于功能的扩展。

综合比较上述各方案，就现在的知识水平且采用中小规模集成电路作为最终选择方案。

2.2系统框图

显示器

译码器

译码器

显示器

时计数器

校时电路

校分电路

分计数器

振荡器

秒计数器

译码器

显示器

报时电路

时间监控

理论功能要求设计系统框图如下：

2.3单元电路的设计

对于各单元电路的设计方案将有不同的几种，其不同的方案采用的器件均有所不同，下面将一一分析各单元电路方案的实现与特点比较。

2.3.1时钟脉冲电路

时钟脉冲电路主要是产生1Hz时钟供秒的个位计数器作为时钟触发信号。

时钟脉冲电路采用555芯片接成多谐振荡器，它没有稳定的输出状态，只有两个暂稳态。

在电路处于某一暂稳态后，经过一段时间可以自行触发翻转到另一暂稳态。

两个暂稳态自行相互转换而输出一系列矩形波。

电路图如下：

2.3.2计数电路

计数电路主要是通过用十进制计数器芯片74LS192外加相应的门电路级联构成24进制或60进制计数器。

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而时个位和时十位计数器为24进制计数器。

秒个位计数单元为１０进制计数器，无需进制转换，CPU（UP）与１ＨZ输入信号相连，TCU可作为向上的进位信号与十位计数单元的CPU（UP）相连。

秒十位计数单元为６进制计数器，需要进制转换。

使用一个与非门和非门将１０进制计数器转换为６进制计数器，其中Ｑ２与Q3可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

电路图如下：

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位时钟脉冲由秒计数单元的进位信号提供，分十位计数单元的Q2与Q3作为向上的进位信号应与时个位计数单元的CPU（UP）相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。

利用1个与非门和一个或门实现24进制计数功能的电路如图所示：

2.3.3译码驱动及显示电路

由于计数器构成的扩展进制数为BCD码输出形式，所以显示宜采用由七段数码管译码器驱动器74LS248驱动数码管作为显示。

如下图为采用74LS248驱动共阴数码管

74LS248除了a~g7段驱动输出外还有3个附加控制端用于扩展电路。

其中，3管脚LT’为灯测试输入，当LT’=0时，驱动输出端均为高电平。

4管脚BI’/RBO’为灭灯输入/灭零输出端，作为输入端使用时，称灭灯输入控制端，BI’=0时，驱动数码管的各段同时熄灭。

作为输出端使用时，称为灭零输出端，只有当A=B=C=D=0,和灭零输入端RBI’=0时，RBO’输出低电平。

5管脚RBI’为灭零输入端。

当RBI’=0时，只要A=B=C=D=0时，即输入BCD码值为’0’时驱动输出端均为低电平，将’0’值不显示。

其功能表如下：

在电路中讲7位输出分别与共阴数码管的输入相连，并将3个控制端均接高电平，使其为无效，即不使用扩展电路。

2.3.4供电电路

在电子电路中，通常都需要电压稳定的直流电源供电。

它是由电源变压器、整流、滤波和稳压电路等四部分组成。

本设计采用的直流稳压电源，输入为220V，50hz的交流电，输出为5V左右的稳定电压。

使用了整流桥2W01G和一稳压个集成芯片7805使输出为5V稳定直流，作为整个电路的直接电源。

电路图如下：

2.3.5调时电路

调时电路主要由计数器、数据选择器、译码器和两个按键组成。

其中，计数器的按键BUTTON1为选择功能，可以选择要调时的芯片；另外一个按键BUTTON2为调时，当选定芯片时按下可以实现调时功能（秒为清零操作，分和时为加）

计数器由十进制芯片74LS192接成八进制计数，只需将Q4端引入清零端MR即可。

计数器的时钟脉冲由按键提供。

按键接法如下：

按下按键时为低电平，松开时为高电平。

当完成一次按键，依次产生一个下降沿和一个上升沿，使计数器加一。

为防止按下按键时使电源和地直接短接，因此要在电源和地之间增加一个电阻R。

数据选择器使用74HC153芯片，芯片中集成了两个4位选择器，使用时应将两个4位数据选择器级联为8位选择器，电路接法如图：

数据选择器的输入C、B、A由计数器的输出提供，使得输出Q信号等于输入CBA所指的D那一路信号。

译码器为74LS1383位-8位译码器，其功能表如图：

74LS138有3个控制端E1、E2、E3，当E1为高电平，E2、E3为低电平时正常工作；其它情况全部输出高电平。

因此。

只需将74LS138的E1端接高电平，E3接低电平，E2接数据选择器的输出Q，输入CBA接计数器的输出，即可使74LS138的输出Yn等于Q，而其它输出Y均为高电平。

电路图如下：

使用一个按键BUTTON2和与非门来控制数据选择器的输出Q和译码器的连接通断，即可实现对译码器输出Y的控制。

控制电路原理图如下:

按键BUTTON2按下时为高电平，松开时为低电平。

当计数器为n时，控制电路的输出Yn等于输入Dn和BUTTON2的与非，其它Y为高电平。

D1接高电平1,D2至D7接1hz时钟脉冲。

当选择0时为不调时状态。

选择1时，输出Y1就等于按键BUTTON2的电平，用来控制秒计数器的清零，实现对秒的调时。

当选择2时，输出Y2等于按键和时钟脉冲的与非。

因此，按下按键BUTTON2时，Y2为1hz时钟脉冲，控制分个位计数器每秒加一；松开按键时Y2恒为高电平，计数器的数据不增加。

选择3至7时原理与选择2时相同，分别控制分十位计数器、时个位计数器、闹钟分个位计数器、闹钟分十位计数器和闹钟时个位计数器。

Y（平时为高电平）用与非门和各计数器低位片的进位信号（平时为高电平），输出为低电平。

当有一方变为低电平时输出变为高电平，使计数器加一。

2.3.6闹钟电路

闹钟电路由四个数值比较器74HC85、JK触发器、蜂鸣器和若干门电路构成。

数值比较器74HC85功能表如下：

只需使A=B接高电平，AB接低电平，A0-A3接时钟输出Q0-Q3，即可实现闹钟时间和时钟时间的对比，当数值相等时在QA=B端输出高电平。

四个数值比较器分别对比分个位、分十位、时个位、时十位，当闹钟时间和时钟时间完全相同时，四个输出均为高电平。

与门的输出仍为高电平。

其余闹钟电路如下：

JK触发器为上升沿触发，当闹钟时间和时钟时间相同时，CLK端由低电平转换为高电平，JK触发器被置1，输出Q为高电平，蜂鸣器输入为高电平，发出闹铃声音。

按下按键可以给JK触发器异步清零端高电平使JK触发器输出Q为低电平，闹铃停止。

下次预定时间到达时，JK触发器再次置1，闹铃响起。

若闹铃响时不按下按键，一分钟后，闹钟时间和时钟时间不相同，4路与门输出为低电平，使得蜂鸣器输入变为低电平，不再工作。

当再次到达预定时间时，JK触发器保持为1，输出Q为高电平，蜂鸣器工作。

3、电路设计计算与分析

555定时器接成接成多谐振荡器时需要外接两个电容C1、C2和两个电阻R1、R2。

查询资料得：

输出高电平时间T=（R1+R2）Cln2

输出低电平时间T=R2Cln2

振荡周期T=（R1+2R2）Cln2

根据实际经验，C1取0.1uf，C2取0.01uf

振荡周期T约为0.7*（R1+2R2）*0.1uf，为使输出频率为1hz，则R1+2R2约为14283Kohm，取R1=R2，则R=4761Kohm.

4、性能测试与分析

4.1性能测试

在电脑上使用PROTEUS绘制原理图，并进行仿真，过程如下：

（1）开始仿真，各数码管显示正常，初试时钟时间为0时0分0秒，初始闹钟时间为0时0分，蜂鸣器不工作。

（2）时钟工作正常，正常计时并进位。

（3）按一次按键BUTTON1，选择调时电路的工作状态为秒个位，按下BUTTON2，时钟秒个位和十位同时清零；松开BUTTON2时时钟秒位重新计数。

（4）再次按BUTTON1，选择调时电路的工作状态为分十位，按下BUTTON2.时钟分个位每秒增加1；松开BUTTON2，分个位示数停止增加。

（5）按BUTTON1，依次选择调时电路的工作状态为分十位、时个位、闹钟分个位、闹钟分十位、闹钟时个位，按下BUTTON2，能够正常调时或者定时。

（6）调整好闹钟时间，当时钟到达设定时间时，蜂鸣器开始工作。

按一次BUTTON3，蜂鸣器停止工作。

若一直不按下BUTTON3按键，蜂鸣器在下一分钟自动停止工作。

4.2性能分析

通过对电路的仿真测试，可以说明电路设计基本正确，能够达到预期效果。

同时也发现了电路的一些优点和不足，为以后的设计积累了宝贵的经验。

该电路的优点是调时和闹钟止闹与其它同学相比更加方便，采用了按键而不是开关，并且按键数量较少，更加贴近生活、更为人性化；在供电方面也采用了220V、50hz的电源，较5V直流更易使用。

同时电路也存在有许多不足之处，虽意识到了但却没能改进。

首先是数码管的数量较多，可以考虑将时钟电路和定时的闹钟电路用相同一个数码管显示；另外，时钟脉冲是用555定时器提供的，远不如晶振提供的信号准确稳定，使时钟的误差较大，希望在以后能够继续改进。

5、总结与心得

大二和大三我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。

通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。

从中对我们学的知识有了更进一步的理解。

在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。

虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。

设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。

至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。

各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。

另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。

虽然我们现在作的不可能到市场上去销售，但我们要为以后作设计培养出好的习惯。

在这次设计过程中，我也对word、photoshop、画图板等软件有了更进一步的了解，这使我在以后的工作中更加得心应手。

6、附录

6.1数字时钟原件清单

器件

器件类型

器件型号

数量

R1,R2

电阻

4761K

2

R3,R4

电阻

4.32K

2

R5

电阻

25K

1

C1

电容

0.1uf

1

C2

电容

10000pf

1

C3

电容

480uf

1

C4

电容

220uf

1

C5

电容

10uf

1

U1-U6,U27-U30

七段显示译码器

74LS248

10

U7-U12,U16,U23-U26

十进制计数器

74LS192

11

U13,U17,U21

与非门

4011

3

U14,U22

非门

4009

2

U15

555定时器

555

1

U18

数据选择器

74HC153

1

U19

或门

OR

1

U20

3位-8位译码器

74LS138

1

U31-U34

4位比较器

74HC85

4

U35

4输入与门

AND_4

1

U36

JK触发器

4027

1

U37

集成稳压器

7805

1

Q1

三极管

2N2369

1

BR1

整流桥

2W01G

1

LS1

蜂鸣器

SPEAKER

1

TR1

交流变压线圈

TRAN-2P2S

1

6.2总原理图

7、参考文献

【1】阎石.《数字电子技术基础》（第五版）

清华大学电子学教研组

【2】康华光.《电子技术基础》（第五版）

华中科技大学电子技术课程组

【3】《芯片使用手册》.电子工程技术论坛

【4】李振声.实验电子技术.国防工业出版社，2001年

【5】任为民.电子技术基础课程设计.中央广播电视大学出版社