armcortex各系列处理器分类比较文档格式.docx
- 文档编号:17754822
- 上传时间:2022-12-09
- 格式:DOCX
- 页数:16
- 大小:78.10KB
armcortex各系列处理器分类比较文档格式.docx
《armcortex各系列处理器分类比较文档格式.docx》由会员分享,可在线阅读,更多相关《armcortex各系列处理器分类比较文档格式.docx(16页珍藏版)》请在冰豆网上搜索。
单周期16/32位MAC单周期双16位MAC8/16位SIMD运算硬件除法(2-12周期)
单周期16/32位MAC
单周期双16位MAC
8/16位SIMD运算
硬件除法(2-12周期)
浮点单元
单精度浮点单元
符合IEEE754
单和双精度浮点单元
与IEEE754兼容
流水线
3级
3级+分支预测
6级超标董+分支预测
DM1SP/MHz
中斷
NMI+1-32物理中断
NMI+1-240物理中斷
NMI+广240物理中斷
NMI+广240物理中断
中断优先级
8~256
旷256
唤醒中斷控制器
最多240个
内存保护
带有子区域和后台区域的可选8区域MPU
带有子区域和后台区域
的可选8区域MPU
可选的8/16区域MPU,带有子区域和背景区域
*
睡眠模式
集成的WFI和WFE指令和“退出时睡眠”功能。
哩眠和深度唾眠.信号随ARM电源管理工具包提供的可选的Retention模式
集成的WFI和WFE指令和“退出时睡眠”功能。
瞳眠和深度睡眠.信号。
随ARM电源管理工具包提供的可选保留模式
集成WFI和WFE指令和
“退出时睡眠”功能。
瞳眠和深度瞳眠信号。
1
随ARM电源管理工具包提供的可选Retention模式
集成WFI和WFE指令以及SleepOnExit功能。
休眠和深度休眠信号。
ARM电源管理工具包及可选Retention模式
增强的指令
披件单周期(32x32)乘法选项
硬件除法(2-12个周期)和单周期(32x32)乘法、饱和数学支持。
<
调试
可选JTAG和
Serial-Wire调试端口。
最多4个斷点和2个观察点
可选JTAG和串行线调试端口。
最多8个斷点和4个检测点。
Serial-Wire调试端口。
最多8个断点和4个检测点。
可选的JTAG和串行线调试端口。
最多8个斷点和4个观察点。
可选指令跟踪(ETM)、数据跟踪(DWT)和测量跟踪(ITM)
可选指令跟踪(ETM)、数据跟踪(DWT)和测量跟踪(ITM)
可选指令跟踪(ETM)、数摇跟踪(DWT)和测量跟踪(ITM)
Cortex-A系列:
ARMCortex-A系列是一系列用于复杂操作系统和用户应用程序的应用程序处理器。
Cortex-A系列处理器支持ARM、Thumb和Thumb-2指令集。
A5:
一个鬲性能、低功耗的ARM宏单元,带有L1高速缓存子系统,能提供完全的虎拟内存功能。
Cortex-A5处理器实现了ARMv7体系结构并运行32位ARM指令、16位和32位Thumb指令,还可在Jazelle状态下运行8位Java字节码。
CortexA-5是最小以及置低功耗的Cortex-A处理器,但处理性能比其他A系列差。
A7:
Cortex-A7处理器的功耗和面积与超高效Cortex«
A5相似,但性能提升15^20%,Cortex-A7是ARM的大小核设计中的小核部分,并且与商端Cortex-A15CPU体系结构完全兼容。
Cortex-A7处理器包枱了高性能处理器Cortex-A15的一切特性,包括虚拟化(virtualization)>
大容量物理内存地址扩展(LargePhysicalAddressExtensions(LPAE),可以寻址到1TB的存储空间)、NEON、VFP以及AMBA4ACEcoherency(AMBA4CacheCoherentInterconnect(CCI))。
Cortex-A7支持多核MPCore的设计以及Big+LittIe的大小核设计。
小型高能效的Cortex-A7是最新低成本智能手机和平板电脑中独立CPU的理想之选,并可在处理配置中与Cortex-A15结合。
A8:
第一个使用ARMv7-A架构的处理器,很多应用处理器以Cortex-A8为核心。
Cortex-A8处理器是一个双指令执行的有序趨标莹处理器,针对高度优化的能效实现可提供DhrystoneMIPS(每MHz),这些实现可提供基于传统单核处理器的设备所需的高级别的性能。
Cortex-A8在市场中构建了ARMv7体系结构,可用于不同应用,包括智能手机、智能本、便携式媒体播放器以及其他消费类和企业平台。
分开的L1指令和数振cache大小可以为16KB或者32KB,指令和数扌居共享L2cache,容童可以到1MB°
L1和L2cache的cache数据宽度为128比特,L1cache是虚拟索引,物理上连续,而L2完全使用物理地址。
Cortex-A8的L1cache行宽度为64byte,L2cache在片内集成。
另外和Cortex-A9相比,由于Cortex-A8支持的浮点VFP运算非常有限,其VFP的速度非常慢,往往相同的浮点运算,其速度是Cortex-A9的1/10。
Cortex-A8能并发某些NEON指令(如NEON的load/store和其他的NEON指令),而Cortex-A9因为NEON位宽限制不能并发。
Cortex-A8的NEON和ARM是分开的,即ARM核和NEON核的执行流水线分开,NEON访问ARM奇存器很快,但是ARM端需要NEON奇存器的数据会非常慢。
A9:
Cortex-A9MPCore或者单核处理器单MHz性能比Cortex-A5或者Cortex-A8高,支持ARM,Thumb,Thumb-2,TrustZone,JazelleRCT,JazeIleDBX扌支术。
L1的cache控制器提供了硬件的cache一致性维护支持多核的cache一致性。
核外的L2cache控制器(L2C-310,orPL310)支持最多8MB的cache°
Cortex-A9的L1cache行宽度为32byte,L2cache因为多核的原因在核外集成,即通过SCU来访问多核共享的L2cache。
常见的Cortex-A9处理器包括nVidia'
s双核Tegra-2,以及Tl'
s0MAP4平台。
使用Cortex-A9处理器的设备包括Apple的ipad2(appleA5处理器),LGOptimus2X(nVidiaTegra-2),SamsungGalaxySII等
A15:
Cortex-A15MPCore处理器是目前Cortex-A系列中性能罠鬲的处理器,一个究出的特性是其硬件的虚拟化技术(Hardwarevirtualization)以及大物理内存的扩展(LargePhysicalAddressExtension(LPAE),能寻址到1TB的内存)<
>
目前集成Cortex-A15的处理器量产的只有Samsung的Exynos5系列处理器,但TI的0MAP5系列处理器也釆用Cortex-A15的核。
具体的设备有ArndaleBoard。
A17:
A12的提升版,也就将A12合并到A17中,最新的高性能ARMv7-A核处理器,以更小和更节能的优彷,提供与A15相仿的性能。
相比A9有60喘的性能提升。
仍为32位ARMv7
Cortex-A17处理器提供了优质的性能和高端的特性使它理想的适合每一个屏幕,从智能手机到智能电视。
Cortex-A17处理器架构上与广泛使用Cortex-A7处理器一致,促使下一代中档设备基于技术。
A53:
就低功耗的ARMv8处理器,能够无缝支持32和64位代码。
是世界上能效罠亂面积灵小的64位处理器。
使用高效的8-stage顺序管道和提升的获取数据技术性能平衡。
■
Cortex-A53提供比Cortex-A7更离的性能,并能作为一个独立的应用处理器或在配置下,搭配Cortex-A57处理器,达到置优性能、可伸缩性和能效。
A57:
置高效的64位处理器,用于扩展移动和企业计算应用程序功能,包括计算密集型64位应用,比如鬲端电脑.平板电脑和服务器产品。
性能比A15提升一倍。
A72:
Cortex-A72是ARM性能最出邑.最先进的处理器。
于2015年年初正式发布的Cortex-A72是基于ARMv8-A架构、并构建于Cortex-A57处理器在移动和企业设备领域成功的基砂之上。
在相同的移动设备电池寿命限制下,Cortex-A72能相较基于Cortex-A15处理器,28纳米工艺节点的设备,提供倍的性能表现,展现优异的整体功耗效率。
Cortex-A72的强化性能和功耗水平重新定狡了2016年高端设备为消费者带来的丰富连接和淸境感知(context-aware)的体验。
Cortex-A72可在芯片上单独实现.也可以搭配Cortex-A53处理器与ARMCoreLinkTMCCI高速缓存一致性互连(CacheCoherentInterconnect)构成ARM配置,进一步提升能效。
Cortex-A列规格对比
Cortex-A5
Cortex-A7
Cortex-A8
Cortex-A9
Cortex-A15
发布吋间
2009年12月
2011年10月
2006年7月
2008年3月
2011年4月
时钟频率
~1GHz
~1GHzon
28nm
65nm
~2GHzon40nm
on28nm
执行顺序
顺序执行
乱序执行
多核支持
•
1to4
MIPS/MHz
2
VFP/NE0N支持
VFPv4/NE0N
VFPv3/NE0N
?
半箱度扩展
(16-bit
floating-point)
是
否,只有
32-bit单精度和64-bit双精度浮点
FP/NEON奇存器重命名
否
GP寄存器重命名
硬件的除法器
•••
LPAE(40-bit
physical
address)
硬件虚拟化
No
LITTLE
Big
融合的MAC乘累
加
流水线级数pipelinestages
8
13
9to12
15+
指令译码
decodes
PartialduaIissue
(duaI-issue
)
2(duaI-issue)
3
返回堆栈stack条目
4
I
48
浮点运算单元
FPU
OptionaI
OptionaI
Yes
OptionaI
AMBA总线宽度
64-bitl/F
AMBA3
128-bitl/F
AMBA4
64or
♦
2X64-bitl/F
128-bit
L1DataCache
Size
4Kto64K
8KBto64KB
16/32KB
16KB/32KB/64K
B
!
32KB
L1Instruction
CacheSize
L1Cache
Strueture
2-wayset
associativ
e(Inst)
[
4-wayset
associative
4-waysetassociative
(Inst)
associative(Inst)
e(Data)
(Data)
L2Cachetype
ExternaI
Integrated
ExternaI
L2Cachesize
—
128KBto
1MB
128KBto1MB
512KBto
L2Cache
$
8-wayset
e
CacheIine
(bytes)
32
64
Classic处理器:
ARM7:
1994年推出,使用范围最广的32位嵌入式处理器系列。
MHz的三级流水线和冯诺依曼结构
ARM9:
ARM9系列技术特点
基于ARMv5TE架构
高效的5级流水线,更快的呑吐量和系统性能,哈佛结构
oV
o提取/解码/执行/内存/写回
同时支持ARM和Thumb指令柴
o高效ARM-Thumb交互工作允许最佳组合性能和代码密度哈佛架构-独立的指令和数据内存接口
0可用内存带宽增加
o同时访问I&
D内存
0更鬲性能
31x32位命存器32位ALU和桶行移位器
32位MAC块增强
CoreSight™ETM9接口用于增强调试和trace
标准AMBAeAHB™接口
协处理器接口
内存控制器
内存操作受MMU或MPU控制
MMU提供
o(
o虚拟内存支持
0快速上下文切换扩展(FCSE)
MPU支持
o内存保护和边界
o应用沙坑效应
写煖冲
0从外部内存解耦内部处理器
0可在4个独立地址中存储16个字
o?
0淸除煖冲脏行
灵活的绕存设计
硬件缓存架构
大小可从4KB到128KB(以2的方幕形式增长)
I&
D缓存可具有独立大小
行长度固定为8个字
固定4向集关联
零等待状态存取
X
关键词首先缓存行填充
无阻塞
虚拟寻址
灵活的TCM设计
哈佛机构
大小可为0KB或4KB到1MB(以二次方形式增长)可具有独立大小
可为RAM或ROM
允许等待状态
ARM968上的双存储TCM
物理寻址
o将非顺序存取停止一个周期以允许地址转换
DSP增强
单周期32x16乘法器实现
o加快所有乘法指令
o流水线设计允许一个16x16或32x16开始每个周期
新的32x16和16x16乘法指令
0允许独立存取16位半奇存器
o允许压缩的16位操作数高效使用32位带宽
oARMISA提供32x32乘法指令
有效微小数字饱和算法
oQADD.QSUB.QDADD、QDSUB
前导零计数指令
oCLZ加快标准化和除法
ARM11:
ARM11处理器系列所提供的引擎可用于当祈生产领域中的很多智能手机,还广泛用于消费类、家庭和嵌入式应用程序。
该处理器的功耗非常低,提供的性能范国为小面积设计中的350MHz到速度优化设计中的1GHz(45纳米和65纳米)。
ARM11处理器软件可以与以前所有ARM处理器兼容,并引入了用于媒体处理的32位SIMD、用于提鬲操作系统上下文切换性能的物理标记cache.强制实施硬件安全性的TrustZone以及针对实时应用的紧密耦合内存。
ARM11处理器系列功能:
强大的ARMv6指令集架构
ARMThumb,指令集可以减少爲达35%的内存带宽和大小需求
用于执行爲效嵌入式Java的ARMJazelle'
技术
ARMDSP扩展
SIMD(单指令多数据)媒体处理扩展可提供高达2倍的视频处理性能
作为片上安全基础的ARMTrustZone*技术(ARM1176JZ-S和ARM1176JZF-S处理器)
Thumb-2技术(仅ARM1156(F)-S),可提商性能、能效和代码密厦
低功耗:
omW/MHz(65G),包括cache控制器
O节能关闭模式能够处理高级工艺中的赫态漏电情况
高性能整数处理器
O8级整数流水线可提供高时钟频率(对于ARM1156T2(F)-S为9级)
o、
O单独的加载-存储和算术流水线
O分支预测和返回栈
离性能内存系统设计
o支持4-64kcache大小
o针对多媒体应用领域的、带DMA的可选紧密耦合内存
o对于媒体处理和网络应用领域,高性能64位内存系统加快了数据存取速度oARMv6内存系统架构加快了揀作系统上下文切换速度
矢量中断接口和低中斷延迟模式提高了中斷响应速度和实时性能
用于汽车/工业控制和三维图形加速的可选矢量浮点协处理器(ARM1136JF-S、ARM1176JZF-S和ARM1156T2F-S处理器)
所有ARM11系列处理器都作为符合ARM-Synopsys参考方法的可交付项来提供,从而显著缩短了生成内核的特定技术实现的时间,以及生成一组完整的行业标准视图和模型的时间。
Classic处理器比较
ARM7
ARM9
ARM11
冯•诺依曼
ARMv5TE(哈佛)
指令集
ARM、Thumb
ARM.Thumb、Thumb-2
5级
8级
DMIPS/MHz
NMU
无
有
单指令多数据扩展
浮点支持
是(VFP9)
是(VFP11)
Cache支持
密集耦合内存
TrustZone安全扩展
是(仅ARM1176JZ(F)-S)
Cortex-R系列:
R4:
第一个基于ARMv7-R体系的嵌入式实时处理器。
专用于大容量深层嵌入式片上系统应用,如硬盘駆动控制器、无限基带处理器.消费产品手机MTK平台和汽车系统的电子控制单元。
R5:
2010年推出,基于ARM/7-R体系,扩展了Cortex-R4处理器的功能集,支持在可靠的实时系统中获得更鬲级别的系统性能、提高效率和可靠性并加强错误管理。
这些系统级功能包括高优先级的低延迟外设端口(LLPP)和加速器一致性端口(ACP),前者用于快速外设读写,后来用于提高效率并与外部数扌松源达成更可靠的鬲速缓存一致性。
基于40nmG工艺,Cortex-R5处理器可以实现以将近1GHz的频率运行,此时它可提供1,500DhrystoneMIPS的性能。
该处理器提供高度灵活且有效的双周期本地内存接口,使SoC设计者可以最大限度地降低系统成本和功耗。
R7:
Cortex-R7处理器是性能最离的Cortex-R系列处理器。
它是高性能实时SoC的标准。
Cortex-R7处理器是为基于65nm至28nm的爲级芯片工艺的实现而设计的,此外其设计重点在于提升能效、实时响应性、爲级功能和简化系统设计。
基于40nmG工艺,Cortex-R7处理器可以实現以超过1GHz的频率运行,此时它可提供2,700DhrystoneMIPS的性能。
该处理器提供支持紧密耦合内存(TCM)本地共享内存和外设端口的灵活的本地内存系统,使SoC设计人员可在受限制的芯片资源内达到商标准的硬实时要求。
Cortex-R系列处理器比较
Hardv/aredivide,SIMD,
Hardwaredivide.SIMD,DSPHardwaredivide.SIMD.DSPDSP
IEEE754DoublePrecision
IEEE754DoublePrecision
FPUoroptimizedSP
FloatingPointUnit
IEEE754DoubIePrecisionFPUoroptimizedSPFloatingP
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- armcortex 各系 处理器 分类 比较