电工课程设计简易频率计Word格式文档下载.docx
- 文档编号:17630164
- 上传时间:2022-12-07
- 格式:DOCX
- 页数:18
- 大小:447.55KB
电工课程设计简易频率计Word格式文档下载.docx
《电工课程设计简易频率计Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《电工课程设计简易频率计Word格式文档下载.docx(18页珍藏版)》请在冰豆网上搜索。
另外需要一个寄存器进行数据存储。
再进一步检查时,发现还需要一个控制电路来实现计数器的清零和寄存器的寄存信号。
目录
摘要………………………………………………………………………5
关键字……………………………………………………………………5
设计要求…………………………………………………………………5
第一章:
系统概述
1.总体设计方案的选择………………………………………………5
2.频率计数器测频原理………………………………………………6
3.整体框架流程图及整体的电路图…………………………………7
第二章:
单元电路设计
1:
整形电路的设计……………………………………………………9
2555定时器电路……………………………………………………11
3时基电路的设计……………………………………………………11
4分频电路的设计……………………………………………………12
5逻辑控制电路的设计………………………………………………12
6计数与锁存电路的设计……………………………………………12
7译码与显示电路设计………………………………………………13
第三章:
部分元器件的介绍及其改进仿真电路结果
1555定时器的基本原理图及原理介绍……………………………14
2锁存器的原理………………………………………………………16
3数码显示管…………………………………………………………17
4同步十进制计数器…………………………………………………18
第四章:
电路元件清单及设计心得体会及参考文献…………………22
摘要
针对简易数字频率计的设计,我们可以用一个基准的频率,以此来测量所需测量的频率,我们可以选择在一秒内,测量待测的频率在该一秒内翻转的次数,则该次数就是所测得频率。
并且该频率计可以测量正弦波,锯齿波。
本报告介绍了总体设计方案的选择及各部分电路基本设计原理,并着重介绍整形电路,时基电路的设计,计数电路及分频电路的设计,各部分电路配以电路图及说明。
本报告重点介绍电路实现的理论原理,是重点部分。
关键字:
频率计时基电路分频锁存器计数器数码显示multism仿真
设计要求:
1.运用所学的数字电子计数及模拟电子技术,利用简单的门电路和集成器件设计一个简易数字计数器,并利用数码管进行显示。
2.被测信号频率范围100Hz-100KHz。
3.输入信号为正弦波或者方波。
4.四位数码管显示单位并用发光二极管显示单位。
5.具有超量程报警功能。
总体设计方案的选择
频率设计的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于测量自动化等优点,是频率测量的重要手段之一。
电子计数器测量频率有两种方式:
一是计数法,即直接测量在闸门时间内的被测信号的脉冲个数;
二是间接测频,如侧周期法,即在闸门时间内测量脉冲周期个数。
计数法适用于高频信号的频率测量,间接计数法适用于低频信号的频率测量。
但是由于间接测量法获得的是测量信号的周期数,还需进行倒数预算才能得到信号频率,而倒数运算用中小规模的数字集成电路较难实现,因此间接测量法不适合本实验要求。
测频法即在闸门时间之内计数器所得的数据,不许任何换算,因此本设计采用直接测量法。
其测量误差与信号频率成反比,信号频率越低,测量误差越大,反之误差越小:
2:
频率计数器测频原理
频率即周期性的信号在单位时间内(1s)变化的次数,若在时间t内信号重复变化的次数为n,那么频率可以表示为n/tHz。
被测信号经过整形后频率不变。
假若时钟电路提供标准时间信号T,其中高电平持续的时间为1s,当信号来临时闸门电路打开,计数器开始计数,当1s信号结束时闸门信号关闭,停止计数。
锁存器对测量数据进行锁存并从显示端输出若此时数码显示器显示数据为N那么此时测得信号频率即为NHz
3:
整体框架流程图及整体的电路图
频率发生及整形电路:
由于输入的信号可以是正弦波,矩形波。
而后面的闸门或计数电路要求被测信号为矩形波,所以需要设计一个整形电路则在测量的时候,首先通过整形电路将正弦波或者三角波转化成矩形波。
频率测量:
测量频率的原理,被测信号经整形后变为脉冲信号(矩形波),送入计数器,同时经过闸门电路,产生一个1s钟的暂态,被测信号通过闸门,作为计数器的时钟信号,计数器即开始记录时钟的个数,这样就达到了测量频率的目的。
时基电路:
时基信号由555定时器、RC组容件构成多谐振荡器,其两个暂态时间分别为T1=0.7(Ra+Rb)C,T2=0.7Rb*C。
重复周期为T=T1+T2。
由于被测信号范围为100Hz~10KHz,只采用一种闸门脉冲信号,则只能是1s脉冲宽度的闸门信号,闸门时间要求非常准确,它直接影响到测量精度,在要求高精度、高稳定度的场合,通常用晶体振荡器作为标准时基信号。
在本设计中采用施密特触发器产生100KHz的时钟信号,作为系统母钟。
计数显示电路:
在闸门电路导通的情况下,开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后,此时要使数码管显示计数完成后的数字。
控制电路:
控制电路里面要产生计数清零信号和锁存控制信号。
第二章:
1整形电路的设计
由555构成的单稳态触发器,当输入电压信号是方波时,单稳态触发器会将电压波形原样输出,当输入电压信号是正弦波时,当从IO1输入的信号逐渐增大时,若uI<
Ucc/3时,IO2输出低电平。
当IO1从低电平逐渐升高到到Ucc/3<
uI<
2Ucc/3时,从IO2输出电平不变。
若uI继续增大到2Ucc/3<
uIIO2输出高电平。
再到uI<
Ucc/3时,IO2重新输出低电平。
实现了正弦波向方波频率不变的转化。
整形电路图如下:
时基电路的设计:
接通电源Ucc后,通过R1,R2向C充电,Uc上升到Ucc/3时,
RS触发器置1,IO1为高电平电压。
Ucc/3<
2Ucc/3时,触发器状态保持不变,IO1为高电平电压。
2Ucc/3<
uI,触发器置零,IO2输出低电平,T导通,电容C通过R2和T放电,Uc下降至Ucc/3时,IO1又返回到1状态,放电管T截止,电容C又开始充电。
如此重复上述过程,就可以在IO1输出矩形波信号。
电容C上的充电时间T1和放电时间T2
T1=(R1+R2)C㏑2≈0.7(R1+R2)C
T2=R2㏑2≈0.7R2C
所以输出矩形波的周期为
T=T1+T2=(R1+2R2)C㏑2≈0.7(R1+2R2)C
振荡频率f=1/T≈1.44/(R2+2R2)C
本实验需要产生1KHz的时钟信号,f=1KHz通过实验计算得R1=28.86Ω,R2=57.72Ω,C=10nF。
分频电路的设计
我们知道在555定时器产生稳定的1kHz的脉冲是不符合我们所需的,必须把他们频率减小到其千分之一,才是符合我们需要的。
故决定通过三个十进制加法器实现千分频,每过来一千个脉冲IO2输出一个高电平,即1kHz的脉冲经过分频变为1Hz。
注意使能端的设置,只有两个均为高电平才能计数,当第三级控制时一定是第一级和第二级同时控制,其中第二级的EP,ET一同由第一级的RCO控制,第三级的EP由第二级得RCO控制,而ET由第一级的RCO控制,这样保证了第三级的进位是由前两个芯片均记满时溢出。
电路图如下所示:
4:
逻辑控制电路的设计
通过JK触发器实现每隔一秒翻转一次的矩形波与整形后的矩形波连接在与非门上,实现在Q端为高电平时,闸门开启,Q端为低电平时,闸门关闭,实现了每隔一秒闸门开启一秒的功能。
5:
计数与锁存电路的设计
从闸门电路输入的信号先通过计数器,其中计数器按十进制计数,有4个异位十进制计数器构成,一次从个位开始计数,向上位发出进位信号进而使高位开始计数。
计数输出如果电路不接锁存器,则显示器上的显示数字就会随计数器的状态不停地变化,要使计数器停止计数时,显示器上的数字显示能稳定,就必须在计数器后接入锁存器。
通过控制电路使锁存器的在计数结束后将计数结果锁存,计数器在计数开始前清零。
锁存器的的作用是将计数器在1秒结束时随机的数进行锁存,是显示器能稳定的显示此时计数器的值,1秒结束时,逻辑控制电路发出所存信号,将此时计数器的值送译码显示器。
根据题目要求4位数值显示,及计数需要4位十进制的计数器,共有16位十进制输出端,故所存器可用2片8D锁存器74LS273来实现上述的所存功能。
当闸门时间到达时,一方面关闭闸门电路停止计数,一方面产生锁存信号,将数字锁存并送至译码显示。
6:
译码与显示电路的设计
通过对译码与显示电路的设计实现对所测频率的显示
部分元器件的介绍及电路元件清单
555定时器的基本原理图及原理介绍
555定时器的名字来源于三个5KΩ的串联电阻分压电路,除三个串联分压电路外,还有电压比较器C1和C2、基本RS触发器、放电三极管T以及缓冲器组成。
定时器的功能主要取决于比较器,比较C1、C2的输出控制着RS触发器和放电三极管T的状态,RD为复位端。
当RD=0时,输出U0=0,T管饱和导通。
此时其他输入端状态对电路清0状态没有影响。
正常工作时,应将RD端接高电平。
当控制电压出入端5脚悬空时,比较器C1、C2的基准电压分别是2Ucc/3和Ucc/3。
如果5脚Vco外接固定电压,则比较器的C1C2的基准电压为Voc和Voc/2。
由图可知,若5脚悬空,当Vi1<
2Ucc/3,Vi2<
Ucc/3时,比较器C1C2分别输出高电平和低电平,即R=1,S=0,基本RS触发器置1,放电三极管截止,输出Uo=1。
当Vi1<
2Ucc/3,Vi2>
Ucc/3时,比较器C1和C2输出端均为高电平,即R=1,S=1。
RS触发器维持原状态,使输出保持不变。
当Vi1>
Ucc/3时,比较器C1输出低电平,C2输出端为高电平,即R=0,S=1,基本RS触发器置0,放电三极管T导通,输出Uo=0。
Ucc/3时,比较器C1和C2输出端均为低电平,即R=S=0。
这种情况给予基本RS触发器属于禁止输入状态
555定时器功能表
2.锁存器的原理
74LS273是8位数据地址锁存器,它是一种带清除功能的8D触发器,采用上升沿所存。
1是复位端,低电平有效,当1为低电平时,输出端2、5、6、9、12、15、16、19全部输出为0,及全部复位。
当1为高电平时,而11为锁存控制端,当其有一上升沿时,立即锁存3、4、7、8、13、14、17、18的电平状态。
1为主清除端,低电平触发,当其为低电平时输出全为0.cp为触发端,上升沿触发,当cp从低电平变为高电平时输入管脚输入数据,为低电平时将数据锁存。
D0~D7为数据输入端,
Q0~Q7为数据输出端正脉冲触发,低脉冲清除。
3.数码显示管
7段数码管又分共阴极和共阳极两种显示的方式,如果把7段数码管的每一段都等效成发光二极管的正负两个极,共阴就是abcdefg这7个发管二极管的阴极连在一起并接地,他们的7个正极接到7段译码驱动电路相对应的驱动端。
选择不同的字段发光,可以显示不同的字形。
当开关闭合时,九盏灯全亮显示频率单位。
3.同步十进制计数器
与二进制加法计数器相比,来第十个脉冲不是有1001变为1010,而是恢复0000,即要求第二位触发器FF1不得翻转,保持0态,第四位触发器FF3应翻转为0态。
十进制加法计数器有四个主从型JK触发器组成,J,K的逻辑关系式如下
(1)第一位触发器FF0,每来一个计数脉冲就翻转一次,故J0=1,K0=1.
(2)第二位触发器FF1,在Q0=1时再来一个脉冲翻转,而在Q3=1时不得翻转,故J1等于Q0与Q3非,k1=Q0.
(3)第三位触发器FF2,在Q1=Q0=1时再来一个脉冲翻转,故J2=Q1Q0,K2=Q1Q0.
(4)第四位触发器FF3,在Q2=Q1=Q0=1时,再来一个脉冲翻转,并在第十个脉冲时应由1翻转为0,故J3=Q2Q1Q0,K3=Q0.
计数脉冲数
二进制数
十进制数
Q3Q2Q1Q0
1
2
3
4
5
6
7
8
9
10
进位
8421十进制加法计数器状态表
电路元件清单及设计心得体会及参考文献
电路元件清单元件如下:
设计心得及体会:
通过对本次频率计的设计,我了解到了许多数字电路设计的知识,以及一些电器元件的功能和使用方法。
对数字电路有了些基本认识,与此同时也感受到数字电路设计的多样性和复杂性,对电路中元器件选择的好与不好直接影响到整个电路的结构复杂程度和精确程度,特别是对电容和电阻的选择比较困难。
在大量资料中对于数字频率计的设计都用到单片机和石英晶体产生高频时基信号,有的应用程序自动控制逻辑电路,极大地提高测量范围。
对于大多数元器件的不了解,使我感受到电子技术方面知识的薄弱。
在设计的过程中我感觉首先的把思路搞清楚,前提是把题目的意图弄懂,紧接着是你必须把你要设计的每一步都的在脑海中想一边,接着你把每一步的该用哪些原器件,这些原器件的用途及接线都得弄清楚,最后就是你按照你开始的思路该接整体电路图,最后在检查一遍。
在此过程中,必须的注重你对该设计思路的把握,每一步必须按照你的想法来,一步一步的走好,有问题和别人讨论一下。
参考文献:
1.郭锁利主编·
基于multisim9的电子系统设计·
人民邮电出版社·
2008年2月
2.杨刚周群主编·
电子系统设计与实践·
电子工业出版社出版社·
2003年8月
3.康华光主编·
电子技术基础·
高等教育出版社·
2002年9月
4:
秦曾煌主编·
电工学电子技术·
高等教育出版社
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电工 课程设计 简易 频率计
![提示](https://static.bdocx.com/images/bang_tan.gif)