《数字逻辑.docx
- 文档编号:1760126
- 上传时间:2022-10-23
- 格式:DOCX
- 页数:25
- 大小:347.71KB
《数字逻辑.docx
《《数字逻辑.docx》由会员分享,可在线阅读,更多相关《《数字逻辑.docx(25页珍藏版)》请在冰豆网上搜索。
《数字逻辑
课程名称:
数字逻辑电路实验
指导书
指导:
胡宝霞
班级:
08计算机1-5班
08软工1-5班
课时:
8学时
集成电路芯片
一、简介
数字电路实验中所用到的集成芯片都是双列直插式的,其引脚排列规则如图1-1所示。
识别方法是:
正对集成电路型号(如74LS20)或看标记(左边的缺口或小圆点标记),从左下角开始按逆时针方向以1,2,3,…依次排列到最后一脚(在左上角)。
在标准形TTL集成电路中,电源端VCC一般排在左上端,接地端GND一般排在右下端。
如74LS20为14脚芯片,14脚为VCC,7脚为GND。
若集成芯片引脚上的功能标号为NC,则表示该引脚为空脚,与内部电路不连接。
二、TTL集成电路使用规则
1、接插集成块时,要认清定位标记,不得插反。
2、电源电压使用范围为+4.5V~+5.5V之间,实验中要求使用Vcc=+5V。
电源极性绝对不允许接错。
3、闲置输入端处理方法
(1)悬空,相当于正逻辑“1”,对于一般小规模集成电路的数据输入端,实验时允许悬空处理。
但易受外界干扰,导致电路的逻辑功能不正常。
因此,对于接有长线的输入端,中规模以上的集成电路和使用集成电路较多的复杂电路,所有控制输入端必须按逻辑要求接入电路,不允许悬空。
(2)直接接电源电压VCC(也可以串入一只1~10KΩ的固定电阻)或接至某一固定电压(+2.4≤V≤4.5V)的电源上,或与输入端为接地的多余与非门的输出端相接。
(3)若前级驱动能力允许,可以与使用的输入端并联。
4、输入端通过电阻接地,电阻值的大小将直接影响电路所处的状态。
当R≤680Ω时,输入端相当于逻辑“0”;当R≥4.7KΩ时,输入端相当于逻辑“1”。
对于不同系列的器件,要求的阻值不同。
5、输出端不允许并联使用(集电极开路门(OC)和三态输出门电路(3S)除外)。
否则不仅会使电路逻辑功能混乱,并会导致器件损坏。
6、输出端不允许直接接地或直接接+5V电源,否则将损坏器件,有时为了使后级电路获得较高的输出电平,允许输出端通过电阻R接至Vcc,一般取R=3~5.1KΩ。
1.实验名称:
组合逻辑电路的设计与测试
2.课时安排:
2课时
实验一组合逻辑电路的设计与测试
一、实验目的
掌握组合逻辑电路的设计与测试方法
二、实验原理
1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计
组合电路的一般步骤如图2-1所示。
图2-1组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量,并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式,画出逻辑图,用标准器件构成逻辑电路。
最后,用实验来验证设计的正确性。
2、组合逻辑电路设计举例
用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时,输出端才为“1”。
设计步骤:
根据题意列出真值表如表2-1所示,再填入卡诺图表2-2中。
表2-1
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Z
0
0
0
0
0
0
0
1
0
0
0
1
0
1
1
1
表2-2
DA
BC
00
01
11
10
00
01
1
11
1
1
1
10
1
由卡诺图得出逻辑表达式,并演化成“与非”的形式
Z=ABC+BCD+ACD+ABD
=
根据逻辑表达式画出用“与非门”构成的逻辑电路如图2-2所示。
图2-2表决电路逻辑图
用实验验证逻辑功能
在实验装置适当位置选定三个14P插座,按照集成块定位标记插好集成块CC4012。
按图2-2接线,输入端A、B、C、D接至逻辑开关输出插口,输出端Z接逻辑电平显示输入插口,按真值表(自拟)要求,逐次改变输入变量,测量相应的输出值,验证逻辑功能,与表2-1进行比较,验证所设计的逻辑电路是否符合要求。
三、实验设备与器件
1、+5V直流电源2、逻辑电平开关
3、逻辑电平显示器4、直流数字电压表
3、CC4011×2(74LS00)CC4012×3(74LS20)CC4030(74LS86)
CC4081(74LS08)74LS54×2(CC4085)CC4001(74LS02)
四、实验内容
1、设计用与非门及用异或门、与门组成的半加器电路。
要求按本文所述的设计步骤进行,直到测试电路逻辑功能符合设计要求为止。
2、设计一个一位全加器,要求用异或门、与门、或门组成。
3、设计一位全加器,要求用与或非门实现。
五、实验预习要求
1、根据实验任务要求设计组合电路,并根据所给的标准器件画出逻辑
图。
2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好?
3、“与或非”门中,当某一组与端不用时,应作如何处理?
六、实验报告
1、列写实验任务的设计过程,画出设计的电路图。
2、对所设计的电路进行实验测试,记录测试结果。
3、组合电路设计体会。
注:
四路2-3-3-2输入与或非门74LS54
引脚排列逻辑图
逻辑表达式
1.实验名称:
译码器及其应用
2.课时安排:
2课时
实验二 译码器及其应用
一、实验目的
1、掌握中规模集成译码器的逻辑功能和使用方法
2、熟悉数码管的使用
二、实验原理
译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”,变成相应的状态,使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数据分配,存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1、变量译码器(又称二进制译码器),甀以表示输入变量的状态,如2线-4线、3线-8线和4线-16线译码器。
若有n个输入变量,则有2n个不同的组合状态,就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线-8线译码器74LS138为例进行分析,图6-1(a)、(b)分别为其
逻辑图及引脚排列。
其中A2、A1、A0为地址输入端,~为译码输出端,S1、、为使能端。
表6-1为74LS138功能表
当S1=1,+=0时,器件使能,地址码所指定的输出端有信号(为0)输出,其它所有输出端均无信号(全为1)输出。
当S1=0,+=X时,或S1=X,+=1时,译码器被禁止,所有输出同时为1。
(a)(b)
图3-13-8线译码器74LS138逻辑图及引脚排列
表3-1
输入
输出
S1
+
A2
A1
A0
1
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
1
1
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
1
0
1
1
1
1
1
0
1
0
0
1
1
1
1
0
1
1
1
1
0
1
0
1
1
1
1
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1
0
0
×
×
×
×
1
1
1
1
1
1
1
1
×
1
×
×
×
1
1
1
1
1
1
1
1
二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息,器件就成为一个数据分配器(又称多路分配器),如图3-2所示。
若在S1输入端输入数据信息,==0,地址码所对应的输出是S1数据信息的反码;若从端输入数据信息,令S1=1、=0,地址码所对应的输出就是端数据信息的原码。
若数据信息是时钟脉冲,则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一地址,故可用作地址译码器。
接成多路分配器,可将一个信号源的数据信息传输到不同的地点。
二进制译码器还能方便地实现逻辑函数,如图3-3所示,实现的逻辑函数是
Z=+ABC
图3-2作数据分配器图3-3实现逻辑函数
利用使能端能方便地将两个3/8译码器组合成一个4/16译码器,如图3-4所示。
图3-4用两片74LS138组合成4/16译码器
2、数码显示译码器
a、七段发光二极管(LED)数码管
LED数码管是目前最常用的数字显示器,图3-5(a)、(b)为共阴管和共阳管的电路,(c)为两种不同出线形式的引出脚功能图。
一个LED数码管可用来显示一位0~9十进制数和一个小数点。
小型数码管(0.5寸和0.36寸)每段发光二极管的正向压降,随显示光(通常为红、绿、黄、橙色)的颜色不同略有差别,通常约为2~2.5V,每个发光二极管的点亮电流在5~10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。
(a)共阴连接(“1”电平驱动)(b)共阳连接(“0”电平驱动)
(c)符号及引脚功能
图3-5LED数码管
b、BCD码七段译码驱动器
此类译码器型号有74LS47(共阳),74LS48(共阴),CC4511(共阴)等,本实验系采用CC4511BCD码锁存/七段译码/驱动器。
驱动共阴极LED数码管。
图3-6为CC4511引脚排列
其中图3-6CC4511引脚排列
A、B、C、D—BCD码输入端
a、b、c、d、e、f、g—译码输出端,输出“1”有效,用来驱动共阴极LED数码管。
—测试输入端,=“0”时,译码输出全为“1”
—消隐输入端,=“0”时,译码输出全为“0”
LE—锁定端,LE=“1”时译码器处于锁定(保持)状态,译码输出保持在LE=0时的数值,LE=0为正常译码。
表3-2为CC4511功能表。
CC4511内接有上拉电阻,故只需在输出端与
数码管笔段之间串入限流电阻即可工作。
译码器还有拒伪码功能,当输入码超过1001时,输出全为“0”,数码管熄灭。
表3-2
输入
输出
LE
D
C
B
A
a
b
c
d
e
f
g
显示字形
×
×
0
×
×
×
×
1
1
1
1
1
1
1
×
0
1
×
×
×
×
0
0
0
0
0
0
0
消隐
0
1
1
0
0
0
0
1
1
1
1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑