智能型时间照度控制开关系统的设计Word下载.docx
- 文档编号:17488596
- 上传时间:2022-12-06
- 格式:DOCX
- 页数:21
- 大小:280.50KB
智能型时间照度控制开关系统的设计Word下载.docx
《智能型时间照度控制开关系统的设计Word下载.docx》由会员分享,可在线阅读,更多相关《智能型时间照度控制开关系统的设计Word下载.docx(21页珍藏版)》请在冰豆网上搜索。
实现了灯的定时开关,根据天气情况光照强度决定路灯的开启。
此控制系统大大节省了电力电能并使其充分利用,具有可靠、使用寿命长、稳定性高、价格便宜的特点,能满足灯的智能控制的需要,且具有广泛的应用前景。
跟传统的灯控系统相比,传统灯控系统是采用人工控制,到了一定时间就打开灯的开关,到了一定时间关闭开关,完全是人工控制路灯的开关。
这种控制方式存在着明显的问题,即人工控制不仅浪费了人力,而且还容易引起不必要的安全隐患,反而会影响人的人的生命安全及财产安全等。
所以说,设计出一个智能型的灯控系统在社会上会有个宽广的应用前景,也势在必行。
第二章智能开关控制系统设计的总体方案
本设计以时钟芯片DS1302、单片机芯片AT89S52、光敏电阻及ADC0809、数码管、继电器、白炽灯等为主要部件的硬件电路,并以protues模拟仿真软件及keil调试软件作为软件部分。
时钟电路分。
天气的变化是无常的但也有规律的,但是此开关系统不但要在大连能使用,也要在拉萨能够便捷的使用,因此需要根据每个季节、地理条件的差异,人工的去修改预先设定的时间控制灯的开关,因而我们会用到相应的时钟芯片,例如DS1302等,本文采取的是DS1302时钟芯片。
光照采集电路部分。
四季的气侯状况都在不断变化着,天气的变化影响着光照强度的变化,因此希望在光照强度不够好时灯能自动打开。
所以我们需要一个灵敏度非常好的传感器来检测光照强度,从而做出相应变化再通过A/D转换送到单片机,光敏电阻是一种感应光照强度的传感器,选择时需要选择灵敏度较好的光敏电阻。
最终由单片机作为控制系统对这两部分进行不同的控制。
根据上面分析以及设计要求得出本设计硬件构成框图如图2-1所示:
图2-1硬件构成
硬件电路主要由光照信号测量采集电路、时钟信号测量电路、按键电路等组成,它们都是通过AT89S52单片机去对控制数码管显示和灯开关状态,从而达到预定的要求、从而实现智能的目的。
第三章智能开关控制系统的硬件设计
整体硬件电路原理图如图3-1所示:
图3-1整件构成电路图
此电路主要通过AT89S52单片机和按键对时钟芯片DS1302进行时间设置,以控制控制灯的开关时间,并且通过光敏电阻来感应外界的光照情况,从而控制灯的开关。
最后还有构成晶振电路和复位电路,对该系统进行初始化和复位,是的此系统能正常运行,并通过控制继电器的吸合来点亮灯。
再经过单片机后通过驱动器驱动数码管,并显示时间。
灯灭后充电电池会给给时钟芯片DS1302提供供电,让其继续工作,让时间继续走下去,等再次通电后,时间显示当前时间。
根据当前时间灯会表现出不同的状态。
3.1单片机控制部分
图3-2
3.1.1AT89S52
AT89S52是一个低功耗,高性能CMOS8位单片机,片内含8kBytesISP(In-systemprogrammable)的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISPFlash存储单元,功能强大的微型计算机的AT89S52可为许多嵌入式控制应用系统提供高性价比的解决方案。
AT89S52具有如下特点:
40个引脚,8kBytesFlash片内程序存储器,256bytes的随机存取数据存储器(RAM),32个外部双向输入/输出(I/O)口,5个中断优先级2层中断嵌套中断,2个16位可编程定时计数器,2个全双工串行通信口,看门狗(WDT)电路,片内时钟振荡器。
AT89S52的引脚图如图3-3所示
图3-3
AT89S52的引脚介绍:
外部拉低的引脚由于内部电阻的原因,将输出电流(IIL)。
此外,P1.0和P1.2分别作定时器/计数器2的外部计数输入(P1.0/T2)和时器/计数器2的触发输入(P1.1/T2EX)。
在flash编程和校验时,P1口接收低8位地址字节。
引脚号第二功能
P1.0T2(定时器/计数器T2的外部计数输入),时钟输出
P1.1T2EX(定时器/计数器T2的捕捉/重载触发信号和方向控制)
P1.5MOSI(在系统编程用)
P1.6MISO(在系统编程用)
P1.7SCK(在系统编程用)
P2口:
P2口是一个具有内部上拉电阻的8位双向I/O口,P2输出缓冲器能驱动4个TTL逻辑电平。
对P2端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流(IIL)。
在访问外部程序存储器或用16位地址读取外部数据存储器(例如执行MOVX@DPTR)时,P2口送出高八位地址。
在这种应用中,P2口使用很强的内部上拉发送1。
在使用8位地址(如MOVX@RI)访问外部数据存储器时,P2口输出P2锁存器的内容。
在flash编程和校验时,P2口也接收高8位地址字节和一些控制信号。
P3口:
P3口是一个具有内部上拉电阻的8位双向I/O口,p2输出缓冲器能驱动4个TTL逻辑电平。
对P3端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
P3口亦作为AT89S52第二功能使用。
在flash编程和校验时,P3口也接收一些控制信号。
引脚号第二功能:
P3.0RXD(串行输入)
P3.1TXD(串行输出)
P3.2INT0(外部中断0)
P3.3INT0(外部中断0)
P3.4T0(定时器0外部输入)
P3.5T1(定时器1外部输入)
P3.6WR(外部数据存储器写选通)
P3.7RD(外部数据存储器写选通)
RST:
复位输入。
晶振工作时,RST脚持续2个机器周期高电平将使单片机复位。
看门狗计时完成后,RST脚输出96个晶振周期的高电平。
特殊寄存器AUXR(地址8EH)上的DISRTO位可以使此功能无效。
DISRTO默认状态下,复位高电平有效。
ALE/PROG:
地址锁存控制信号(ALE)是访问外部程序存储器时,锁存低8位地址的输出脉冲。
在flash编程时,此引脚(PROG)也用作编程输入脉冲。
在一般情况下,ALE以晶振六分之一的固定频率输出脉冲,可用来作为外部定时器或时钟使用。
然而,特别强调,在每次访问外部数据存储器时,ALE脉冲将会跳过。
如果需要,通过将地址为8EH的SFR的第0位置“1”,ALE操作将无效。
这一位置“1”,ALE仅在执行MOVX或MOVC指令时有效。
否则,ALE将被微弱拉高。
这个ALE使能标志位(地址为8EH的SFR的第0位)的设置对微控制器处于外部执行模式下无效。
PSEN:
外部程序存储器选通信号(PSEN)是外部程序存储器选通信号。
当AT89S52从外部程序存储器执行外部代码时,PSEN在每个机器周期被激活两次,而在访问外部数据存储器时,PSEN将不被激活。
EA/VPP:
访问外部程序存储器控制信号。
为使能从0000H到FFFFH的外部程序存储器读取指令,EA必须接GND。
为了执行内部程序指令,EA应该接VCC。
在flash编程期间,EA也接收12伏VPP电压。
XTAL1:
振荡器反相放大器和内部时钟发生电路的输入端。
XTAL2:
振荡器反相放大器的输出端。
AT89S52的存储器结构:
MCS-51器件有单独的程序存储器和数据存储器。
外部程序存储器和数据存储器都可以64K寻址。
程序存储器:
如果EA引脚接地,程序读取只从外部存储器开始。
对于89S52,如果EA接VCC,程序读写先从内部存储器(地址为0000H~1FFFH)开始,接着从外部寻址,寻址地址为:
2000H~FFFFH。
数据存储器:
AT89S52有256字节片内数据存储器。
高128字节与特殊功能寄存器重叠。
也就是说高128字节与特殊功能寄存器有相同的地址,而物理上是分开的。
当一条指令访问高于7FH的地址时,寻址方式决定CPU访问高128字节RAM还是特殊功能寄存器空间。
直接寻址方式访问特殊功能寄存器(SFR)。
3.1.2复位电路的设计
复位电路的设计如图3-4所示:
图3-4:
复位电路:
主要由按键电解电容、和电阻构成。
当按下按键时,9号脚会产生一个高电平送入RST端,产生复位信,从而达到复位的作用。
3.1.3晶振电路的设计
晶振电路的设计如图3-5所示:
图3-5
晶振电路:
主要由12MHZ的晶振和电容组成,单片机工作时能产生振荡,其特点是固有频率十分稳定,而且震动具有多谐性,除了其频震动外还有奇次谐波泛音震动。
性能上,晶振的品质因素Q和特性阻抗都非常高,而且接入系数很小,因此具有很高的频率稳定度。
3.2光照信号采集及A/D转换电路的设计
A/D转换电路:
如图3-6
图3-6
A/D转换器芯片ADC0809简介:
8路模拟信号的分时采集,片内有8路模拟选通开关,以及相应的通道抵制锁存用译码电路,其转换时间为100μs左右。
图3-7ADC0809引脚图
1.ADC0809的内部结构
ADC0809的内部逻辑结构图如图3-8所示。
图3-8ADC0809内部逻辑结构
图中多路开关可选通8个模拟通道,允许8路模拟量分时输入,共用一个A/D转换器进行转换,这是一种经济的多路数据采集方法。
地址锁存与译码电路完成对A、B、C3个地址位进行锁存和译码,其译码输出用于通道选择,其转换结果通过三态输出锁存器存放、输出,因此可以直接与系统数据总线相连,表9-1为通道选择表。
表3.2-1通道选择表
2.信号引脚
ADC08009芯片为28引脚为双列直插式封装,其引脚排列键图3.2.2
对ADC0809主要信号引脚的功能说明如下:
IN7~IN0IN7~IN0——模拟量输入通道
ALE——地址锁存允许信号。
对应ALE上跳沿,A、B、C地址状态送入地址锁存器中。
START——转换启动信号。
START上升沿时,复位ADC0809;
START下降沿时启动芯片,开始进行A/D转换;
在A/D转换期间,START应保持低电平。
本信号有时简写为ST.
A、B、C——地址线。
通道端口选择线,A为低地址,C为高地址,引脚图中。
ADDA,ADDB和ADDC。
其地址状态与通道对应关系见表3.2-1。
CLK——时钟信号。
ADC0809的内部没有时钟电路,所需时钟信号由外界提供,因此有时钟信号引脚。
通常使用频率为500KHz的时钟信号。
EOC——转换结束信号。
EOC=0,正在进行转换;
EOC=1,转换结束。
使用中该状态信号即可作为查询的状态标志,又可作为中断请求信号使用。
D7~D0——数据输出线。
为三态缓冲输出形式,可以和单片机的数据线直接相连。
D0为最低位,D7为最高。
OE——输出允许信号。
用于控制三态输出锁存器向单片机输出转换得到的数据。
OE=0,输出数据线呈高阻;
OE=1,输出转换得到的数据。
Vcc——+5V电源。
Vref——参考电源参考电压用来与输入的模拟信号进行比较,作为逐次逼近的基准。
其典型值为+5V(Vref(+)=+5V,Vref(-)=-5V)。
3.MCS-51单片机与ADC0809的接口
ADC0809与MCS-51单片机的连接如图3.2.4所示。
电路连接主要涉及两个问题。
一是8路模拟信号通道的选择,二是A/D转换完成后转换数据的传送。
图3-9ADC0809与MCS-51的连接
如图3-9所示模拟通道选择信号A、B、C分别接最低三位地址A0、A1、A2即(P0.0、P0.1、P0.2),而地址锁存允许信号ALE由P2.0控制,则8路模拟通道的地址为0FEF8H~0FEFFH.此外,通道地址选择以
作写选通信号,这一部分电路连接如图3-9所示。
(本课题将A、B、C分别接地且不要74LS373元件)
光照采集电路:
如图3-10
图3-10
此电路图有光敏,电阻,运放UA741等组成。
UA741型运算放大器具有广泛的模拟应用。
宽范围的共模电压和无阻塞功能可用于电压跟随器。
高增益和宽范围的工作电压特点在积分器、加法器和一般反馈应用中能使电路具有优良性能。
此外,它还具有如下特点:
(1)无频率补偿要求;
(2)短路保护;
(3)失调电压调零;
(4)大的共模、差模电压范围;
(5)低功耗。
741型运放双列直插封装的俯视图如图2.H-1(a)所示。
紧靠缺口(有时也用小圆点标记)下方的管脚编号为1,按逆时针方向,管脚编号依次为2,3,…,8。
其中,管脚2为运放反相输入端,管脚3为同相输入端,管脚6为输出端,管脚7为正电源端,管脚4为负电源端,管脚8为空端,管脚1和5为调零端。
通常,在两个调零端接一几十千欧的电位器,其滑动端接负电源,如图(b)所示。
调整电位器,可使失调电压为零。
(a)(b)
图3-11741型运算放大器的封装图
741型运算放大器的典型性能参数如表3.2.2-2所示。
表3.2.2-2T=25oC,U+=+15V,U+=-15V
参数名称
测试条件
最小
典型
最大
单位
输入失调电压
Rs≤10kΩ
1.0
5.0
mV
输入失调电流
20
200
nA
输入偏置电流
80
500
输入电阻
0.3
2.0
MΩ
输入电容
1.4
pF
大信号电压增益
RL≥2kΩ,UO≥±
10V
50k
200k
输出电阻
75
Ω
输出短路电流
25
mA
电源电流
1.7
2.8
功耗
50
85
mW
转换速率
RL≥2kΩ
0.5
V/μs
共模抑制比
Rs≤10kΩ,UCM=±
12V
70
90
dB
增益带宽乘积
1
MHz
3.3时钟电路的设计
图3-12
时钟信号测量电路如图3-12所示:
时钟信号测量电路主要由时钟芯片DS1302和晶振组成,通过按键对时钟芯片进行时间设置从而去控制路灯的开关时间,由2个电容和晶振构成的晶振电路在整个系统工作时起起振作用。
DS1302与CPU的连接仅需要三条线,即SCLK(7)、I/O(6)、RST(5)。
DS1302与CPU连接的电路原理图3-12所示。
Vcc2
在单电源与电池供电的系统中提供低电源并提供低功率的电池备份。
在双电源系统中提供主电源,在这种运用方式下
Vcc1连接到备份电源,以便在没有主电源的情况下能保存时间信息以及数据。
DS1302由
Vcc1或
两者中的较大者供电。
当
大于Vcc1+0.2V时,Vcc2给DS1302供电。
小于
Vcc1时,DS1302由
Vcc1供电。
DS1302时钟芯片是该电路最主要的器件,现在流行的串行时钟电路很多,如DS1302、DS1307、PCF8485等。
这些电路的接口简单、价格低廉、使用方便,被广泛地采用。
DS1302是DALLAS公司推出的涓流充电时钟芯片,内含有一个实时时钟/日历和31字节静态RAM,通过简单的串行接口与单片机进行通信实时时钟/日历电路。
提供秒分时日日期.月年的信息,每月的天数和闰年的天数可自动调整时钟操作可通过AM/PM指示决定采用24或12小时格式.DS1302与单片机之间能简单地采用同步串行的方式进行通信,仅需用到三个口线:
1RES复位,2I/O数据线,3SCLK串行时钟。
时钟/RAM的读/写数据以一个字节或多达31个字节的字符组方式通信。
DS1302工作时功耗很低,保持数据和时钟信息时功率小于1mW。
DS1302是由DS1202改进而来,增加了以下的特性。
双电源管脚用于主电源和备份电源供应Vcc1,为可编程涓流充电电源附加七个字节存储器。
它广泛应用于电话传真便携式仪器以及电池供电的仪器仪表等产品领域。
1DS1302的结构及其引脚功能如图3-13:
图3-13
DS1302的引脚功能:
X1X232.78KHz晶振管脚
GND地
RST复位脚
I/O数据输入/输出引脚
SCLK串行时钟
Vcc1,Vcc2电源供电管脚
2
(1)DS1302的控制字
DS1302的控制字如图3.3.2所示。
控制字节的最高有效位(位7)必须是逻辑1,如果它为0,则不能把数据写入DS1302中,位6如果为0,则表示存取日历时钟数据,为1表示存取RAM数据;
位5至位1指示操作单元的地址;
最低有效位(位0)如为0表示要进行写操作,为1表示进行读操作,控制字节总是从最低位开始输出。
图3.3.2
(2)DS1302的数据输出口I/O
在控制指令字输入后的下一个SCLK时钟的上升沿时,数据被写入DS1302,数据输入从低位即位0开始。
同样,在紧跟8位的控制指令字后的下一个SCLK脉冲的下降沿读出DS1302的数据,读出数据时从低位0位到高位7。
(3)DS1302的寄存器
DS1302有12个寄存器,其中有7个寄存器与日历、时钟相关,存放的数据位为BCD码形式,其日历、时间寄存器及其控制字见表1。
此外,DS1302还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM相关的寄存器等。
时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。
DS1302与RAM相关的寄存器分为两类:
一类是单个RAM单元,共31个,每个单元组态为一个8位的字节,其命令控制字为C0H~FDH,其中奇数为读操作,偶数为写操作;
另一类为突发方式下的RAM寄存器,此方式下可一次性读写所有的RAM的31个字节,命令控制字为FEH(写)FFH(读)。
DS1302的内部寄存器
CH:
时钟停止位存器2的第7位12/24小时标志
CH=0振荡器工作允许bit7=1,12小时模式
CH=1振荡器停止bit7=0,24小时模式
WP:
写保护位寄存器2的第5位:
AM/PM定义
WP=0寄存器数据能够写入AP=1下午模式
WP=1寄存器数据不能写入AP=0上午模式
TCS:
涓流充电选择DS:
二极管选择位
TCS=1010使能涓流充电DS=01选择一个二极管
TCS=其它禁止涓流充电DS=10选择两个二极管
DS=00或11,即使TCS=1010,充电功能也被禁止
3.4显示部件的设计
如图3-14所示:
图3-14
此部分只需要数码管和相对的驱动,片选控制等。
主要显示的是时间,明确地控制等的状态。
3.5按键电路的设计
如图3-15所示:
图3-15
5个按键达到设时目的。
2个设置键,1个上键,1个下键,1个确认键。
显示为小时分钟,2个设置键分别设置小时和分钟,调时完毕,最后确认即可。
3.6继电器、灯光电路
图3-16
此部分有用到继电器,因为单片机不可能驱动白炽灯,只能接人继电器,远程控制220V的家用电能。
这样既保证人的生命安全,又是系统操作灵活。
第4章智能开关控制系统的软件设计
4.1Keil软件和Protues软件
单片机的开发软件以Keil软件是目前最流行开发MCS-51系列单片机的软件。
Keil提供了包括C编译器、宏汇编、连接器、库管理和一个功能强大的仿真调试器等在内的完整开发方案,通过一个集成开发环境(UVi
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 智能型 时间 照度 控制 开关 系统 设计