基于FPGA的四层电梯控制器设计Word文档下载推荐.docx
- 文档编号:17453579
- 上传时间:2022-12-01
- 格式:DOCX
- 页数:13
- 大小:113.73KB
基于FPGA的四层电梯控制器设计Word文档下载推荐.docx
《基于FPGA的四层电梯控制器设计Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《基于FPGA的四层电梯控制器设计Word文档下载推荐.docx(13页珍藏版)》请在冰豆网上搜索。
(6)电梯运行规则———当电梯处于上升模式时,只响应比电梯所在的位置高的上楼请求信号,由下而上逐个执行,直到最后一个上楼请求执行完毕,如果高层有下楼请求,则直接升到有下楼请求的最高楼层,然后进入下降模式,当电梯处于下降模式时,则与上升模式相反。
2、总体设计
根据上述设计要求,可以得到电梯控制器的总体结构如图1所示。
该系统包括外部数据采集模块、信号存储模块、中央处理模块、控制输出与显示模块。
外部数据采集模块负责采集用户通过按键输入的请求信号、光敏传感器采集的到达楼层信号和压力传感器采集的超载信号;
信号存贮模块负责存储电梯内外及各层用户的请求信号和故障、超载信号;
中央处理模块处理电梯运行中的各种状态,在电梯运行过程中,对信号存储模块的用户请求数据进行比对,从而确定电梯的运行状态;
显示模块主要显示电梯所在楼层、电梯运行方向和关门延时等;
控制输出主要有电梯的升、降、停和门的开、关、停以及报警等信号。
图1电梯控制器总体结构
3、详细设计
3.1中央处理模块
中央数据处理模块是系统的核心,通过对存储的数据(含用户请求、到达楼层和故障、超载等信号)进行比较、判断以驱动系统状态的转换。
电梯工作过程中共有4种状态:
第一层、第二层、第三层、第四层。
而每种状态都有等待、上升、下降、开关门、超载报警以及紧急停止动作(第一层无下降动作,第四层无上升动作)。
一般情况下,电梯工作起始点是第一层,起始状态是等待状态,启动条件是收到上升请求信号。
系统的状态流程图如图2所示。
图中超载状态时电梯关门动作取消,本系统由请求信号启动,运行中每检测到一个到达楼层信号,就将信号存储器的请求信号与楼层状态信号进行比较,再参考原方向信号来决定是否停止、转向等动作。
图2系统的状态转换图
系统输入输出端口的VHDL语言定义如下:
port(clk:
instd_logic;
--时钟信号(频率为1Hz)
o_u1,o_u2,o_u3:
--电梯外人的上升请求信号
o_d2,o_d3,o_d4:
--电梯外乘客的下降请求信号
in1,in2,in3,in4:
--电梯内乘客的请求信号
led:
outstd_logic_vector(3downto0);
--电梯所在楼层显示
led_c:
outintegerrange0to15;
--开关门延时显示
stop,overload:
instd_logic--紧急停止运行及超载信号
);
3.2外部数据采集模块
外部数据采集模块的功能是实时、准确的采集外部信号,以便准确、实时的捕捉楼层到达信号、用户请求信号和超载信号等,有效防止对楼层到达信号和外部请求信号的误判。
由于外界干扰,电路中会出现毛刺现象,使信号的纯净度降低,单个的毛刺往往会被错误的当成系统状态转换的触发信号,从而严重影响电梯的正常工作。
为了增强系统的抗干扰能力,提高电梯工作的可靠性,可以采用多次检测的方法,即对一个信号连续进行多次采样,以保证信号的可信度。
本设计实际不包含此模块,而是采用按键输入模拟此模块来完成相应功能的。
在实际应用中需包含此功能模块。
外部请求信号和紧急停止信号的输入形式为按键输入,电梯自动上升或下降时间为5s,超载信号来自压力传感器。
3.3信号存储模块
电梯控制器的输入请求信号有10个(电梯外有3个上升请求和3个下降请求的用户输入端口,电梯内有4个用户请求输入端口),由于系统对内、外请求没有设置优先级,各楼层的内、外请求信号被采集后可先进行运算,再存到存储器内,但对请求信号的响应有一定的优先级,即:
当电梯处于上升模式时,只响应比电梯所在的位置高的上楼请求信号,由下而上逐个执行,直到最后一个上楼请求执行完毕;
如果高层有下楼请求则直接升到有下楼请求的最高楼层,然后进入下降模式。
当电梯处于下降模式时则与上升模式相反。
电梯运行过程中,由于用户请求信号的输入是离散的,而且系统对请求的响应也是离散的,因此,请求信号的存储要保证新的请求信号不能覆盖原来的请求信号,只有当响应动作完成后才能清除存储器内对应的请求信号位。
对应某一楼层的请求信号的存储、清除电路如图3所示。
图3请求信号操作电路图
3.3显示模块
系统的显示输出包括楼层显示及关门延时显示(若需要,还可以增加请求信号显示和电梯运动方向指示)。
电梯每到一新楼层时,楼层数码管便会更新显示为新楼层的层数;
关门时会有3秒的倒计时显示。
4、仿真结果
该电梯控制器使用VHDL语言设计,用Atera公司Cyclone系列中的EP1C3T144C8芯片实现,在QuartusII7.2(32-Bit)环境下通过编译和仿真,并下载到实验箱上进行了验证,其中部分仿真结果如图4和图5所示。
从图中可以看出,电梯在1楼(led=0)时处于等待状态,当有乘客在一楼电梯外请求要上3楼时(o_u1=1,in3=1),电梯开门后延时3秒(3个时钟周期,实际中1个时钟周期就是1秒,仿真时为提高速度时钟周期取10ns)后关门(led_c=3,2,1,0);
电梯将要到达二楼时,有乘客在三楼电梯外请求要上四楼(o_u3=1),电梯到达三楼时开门,释放第一批乘客,接入第二批乘客;
到达四楼后,进入第三批乘客要去二楼,当关门倒计时器数到1时(led_c=1),发现超载(overload=1),此时关门倒计时器停止,电梯一直处于四楼,对二楼乘客的请求(in2=1)也不响应;
超载信号消失后(overload=0),电梯一直下降至二楼,在关门倒计时器数到3时(led_c=3),有人请求紧急停止(stop=1),此时电梯保持不动,紧急停止信号消失后(stop=0),电梯完成关门,在二楼等待。
图4仿真图(0~400ns)
图5续图4(400ns~)
5、结语
本文设计的基于FPGA的电梯控制器能够很好的控制电梯完成四层楼的载客服务,其硬件电路简单,可靠性高。
只要稍微改变程序就可以实现更多层的电梯控制,便于扩展,灵活性好,需用批量足够大时容易做成专用集成电路芯片,设计成本低具有较好的应用前景。
参考文献
略
附录:
源程序
--文件名:
dianti.vhd。
--功能:
4层楼的电梯控制系统。
--最后修改日期:
2008.7.20。
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
useieee.std_logic_arith.all;
entitydiantiis
--时钟信号(频率为1Hz)
--电梯外乘客的上升请求信号
--电梯外乘客的下降请求信号
--电梯内乘客的请求信号
--电梯所在楼层显示
--开关门延时
instd_logic--紧急停止运行,超载
enddianti;
architecturebehavofdiantiis
signalopendoor:
std_logic;
--开门使能信号
signalupdown:
--电梯运动方向信号寄存器
signalen_up,en_dw:
--预备上升、预备下降预操作使能信号
typestateis(g1,g2,g3,g4);
signalg:
state;
signalen:
std_logic;
--1电梯下一步动作使能;
0进行动作上升,下降,开关门
begin
process(clk,en,stop,overload)
variablein1_r,in2_r,in3_r,in4_r:
--电梯内乘客请求信号寄存信号
variableo_u1_r,o_u2_r,o_u3_r:
--电梯外乘客上升请求信号寄存信号
variableo_d2_r,o_d3_r,o_d4_r:
--电梯外乘客下降请求信号寄存信号
variablein_all,o_u_all,o_d_all,o_i_all:
std_logic_vector(3downto0);
--电梯内外请求信号寄存器
ifclk'
eventandclk='
1'
then
--ifalarm='
then
--in1_r:
='
;
in2_r:
0'
in3_r:
in4_r:
--o_u1_r:
o_u2_r:
o_u3_r:
--o_d2_r:
o_d3_r:
o_d4_r:
--else
ifin1='
thenin1_r:
endif;
--对电梯内乘客请求信号进行检测和寄存
ifin2='
thenin2_r:
endif;
ifin3='
thenin3_r:
ifin4='
thenin4_r:
ifo_u1='
theno_u1_r:
--对电梯外乘客上升请求信号进行检测和寄存
ifo_u2='
theno_u2_r:
ifo_u3='
theno_u3_r:
ifo_d2='
theno_d2_r:
--对电梯外乘客下降请求信号进行检测和寄存
ifo_d3='
ifo_d4='
--endif;
in_all:
=in4_r&
in3_r&
in2_r&
in1_r;
--电梯内乘客请求信号并置
o_u_all:
&
o_u3_r&
o_u2_r&
o_u1_r;
--电梯外乘客上升请求信号并置
o_d_all:
=o_d4_r&
o_d3_r&
o_d2_r&
'
--电梯外乘客下降请求信号并置
o_i_all:
=in_alloro_u_alloro_d_all;
--电梯内、外乘客请求信号进行综合
anden='
andstop='
andoverload='
casegis
wheng1=>
led<
="
0001"
--电梯到达一楼,数码管显示1
ifin1_r='
oro_u1_r='
then--有当前层的请求,则电梯进入开门状态
in1_r:
o_u1_r:
en_up<
en_dw<
opendoor<
g<
=g1;
elsifo_i_all="
0000"
then--无请求时,电梯停在1楼待机
elsifo_i_all>
"
then--有上升请求,则电梯进入预备上升状态
=g2;
endif;
wheng2=>
0010"
--电梯到达二楼,数码管显示2
ifupdown='
then--电梯前一运动状态位上升
ifin2_r='
oro_u2_r='
oro_d2_r='
then--有当前层的请求,则电梯进入开门状态
in2_r:
o_u2_r:
o_d2_r:
en_up<
elsifo_i_all="
thenen_up<
elsifo_i_all>
0011"
then--有上升请求,则电梯进入预备上升状态
g<
=g3;
--无请求时,电梯停在二楼待机
elsifo_i_all<
then--有下降请求,则电梯进入预备下降状态
endif;
else--电梯前一运动状态为下降
o_d2_r:
wheng3=>
--电梯到达三楼,数码管显示3
ifin3_r='
oro_u3_r='
oro_d3_r='
in3_r:
o_u3_r:
en_up<
0111"
=g4;
0100"
else
then
o_d3_r:
wheng4=>
--电梯到达四楼,数码管显示4
ifin4_r='
oro_d4_r='
in4_r:
o_d4_r:
elsifo_i_all<
1000"
whenothers=>
null;
--en_up<
--电梯进入上升或下降状态
endcase;
endprocess;
process(clk,en_up,en_dw,opendoor,stop,overload)
variablev_en:
std_logic;
variablet1:
integerrange0to3;
--开关门延时计数器
variablet2:
integerrange0to5;
--开关门延时计数器
variableflag:
------
if(rising_edge(clk)andstop='
andoverload='
)then
if((en_uporen_dworopendoor)='
)thenv_en:
elsev_en:
ifopendoor='
if(t1=0andflag='
)then--
flag:
t1:
=3;
elsif(t1=0andflag='
v_en:
--flag:
else
=t1-1;
--开门操作--
elsif(en_up='
)then--上升预操作
=0;
flag:
updown<
if(t2=5)then
t2:
t2:
=t2+1;
--开门操作
elsifen_dw='
then--下降预操作
t1:
updown<
endif;
en<
=v_en;
led_c<
=t1;
endbehav;
资料仅供参考!
!
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 电梯 控制器 设计
![提示](https://static.bdocx.com/images/bang_tan.gif)