国家重点研发计划光电子与微电子器件及集成重点专项申报条件时间流程Word下载.docx
- 文档编号:17396630
- 上传时间:2022-12-01
- 格式:DOCX
- 页数:12
- 大小:26.30KB
国家重点研发计划光电子与微电子器件及集成重点专项申报条件时间流程Word下载.docx
《国家重点研发计划光电子与微电子器件及集成重点专项申报条件时间流程Word下载.docx》由会员分享,可在线阅读,更多相关《国家重点研发计划光电子与微电子器件及集成重点专项申报条件时间流程Word下载.docx(12页珍藏版)》请在冰豆网上搜索。
研制光调制和接收芯片的封装和模块,包括高速驱动电路与硅基相干光调制芯片的集成技术、高速TIA等集成电路与硅基相干光接收芯片的集成技术、相干光通信模块功能测试分析、ESD防护性能和可靠性评估技术。
研究微米量级电光调制器的结构和机理,包括电场和光场的相互作用增强机制、新型高效电光调制方法、超小型高速电光调制器的制备工艺开发及测试等。
研制出总容量>
1Tb/s级传输的相干光收发芯片及模块,实现高速硅光调制器、探测器、波分复用器和偏振复用器等多种功能元件的片上集成及模块化封装。
封装后模块的模拟调制带宽和相干接收带宽>
28GHz。
收发模块误码性能、可靠性和工作温度应符合商用标准;
光信号谱间隔<
300GHz,进行1Tb/s级系统传输>
600km的应用验证。
制备微米量级电光调制器,调制速率>
40Gb/s,调制器有源区尺寸<
10μm,器件带有C波段信号波长跟踪和锁定功能。
具备批量生产能力,实现批量推广应用,申请发明专利50项以上。
1.3光接入用100GPON核心硅基光电子器件(共性关键技术类,拟支持两项)
面向25/50/100GPON光收发模块的需求,研究低损耗高消光比的25Gb/s硅基光调制器、高灵敏度的25Gb/s锗硅光探测器,实现调制器、探测器、滤波器、光纤耦合器等功能器件的硅基集成。
研究高线性度的硅基光调制器、锗硅光探测器、波分复用器件及技术,实现50Gb/s收发一体化硅光集成芯片;
研究高功率激光器与硅基光波导高效混合集成技术;
搭建光收发模块验证测试系统,开发25/50Gb/sPON硅基集成光收发模块工程样品;
研究硅基多通道100Gb/sPON核心芯片及模块化封装技术。
实现单通道25Gb/s硅基光收发集成芯片,其中硅基光调制器工作速率不低于28Gb/s、插损不大于6.5dB;
锗硅光探测器工作速率不低于28Gb/s;
激光器芯片直流输出光功率不低于60mW;
实现单通道50Gb/s硅基光收发集成芯片;
研制出基于硅基光电子集成芯片的25/50Gb/sPON光收发模块工程样品,发射光功率不低于3dBm、接收灵敏度优于-20dBm(BER=1E-3)。
验证硅基多通道100Gb/sPON的方案,实现25/50Gb/sPON光收发模块批量生产与推广应用,申请发明专利45项以上。
2.混合光子集成技术
2.1复合微纳体系光子器件及集成(基础前沿类)
研究新型复合微纳光子结构中光场模式、模式密度和模式耦合,以及复合微纳结构中自由电子-激元耦合、声子-光子耦合所产生的物理效应及机制;
研究复合微纳体系中光自旋-动量耦合、光子拓扑态传输、非互易传输、光子-光子相互作用、光子-激子相互作用以及光场多维调控;
研究同时兼备高空间分辨率和高时间分辨能力的精密观测和表征技术;
研制超小、超快、低能耗的微纳光电功能器件和超快高集成度的光子芯片技术。
在460nm~760nm可见光波段和980nm~1700nm近红外波段标准光纤到微纳光纤器件耦合效率≥90%,在1550nm波长处自由空间单模微纳光纤与硅基集成芯片输入/输出硅基波导之间的单偏振态双向耦合效率高于50%;
观测与表征技术的空间分辨率高于10nm,时间分辨率高于100fs,视场范围1~100µ
m;
微纳光调制与光开关时间达到皮秒量级,泵浦功率为10kW/cm2量级;
连续光输出的微纳宽谱光源尺寸为十微米量级,波长范围覆盖200nm~1600nm,且紫外波段调谐范围达90nm;
实现片上光源、光逻辑器件、光调制器、光开关等功能结构和器件的集成,功能器件的边缘距离为光波长量级,并进行集成芯片的功能演示验证。
2.2高迁移率CMOS与红外光子器件混合集成芯片技术(基础前沿类)
研究具有高载流子迁移率且工作在红外波段的硅衬底制备技术;
研究与光子器件集成的硅基高迁移率CMOS器件制备关键技术;
研究基于工作波长在2~5µ
m红外波导的探测器、调制器和激光器及其与高迁移率CMOS器件的混合集成工艺;
研究混合芯片制造关键工艺和硅光电混合芯片集成工艺以及光互连集成技术。
锡组份大于12%的锗锡合金材料,MOS结构载流子浓度为3×
1012cm-3时,载流子有效迁移率超过硅材料的3倍,锗锡红外探测器2µ
m波长响应度>
120mA/W,器件截止波长>
2.7µ
硅基绝缘层上高迁移率CMOS器件集成,载流子浓度为3×
1012cm-3时,沟道载流子迁移率超过硅CMOS器件的3倍,器件工作电压和开关比优于同等尺寸硅器件;
实现至少两种8英寸硅衬底上红外光子器件与高迁移率CMOS器件的混合集成芯片,速率大于40Gb/s,工作波长在25µ
红外激光器5µ
m室温连续输出功率>
2W、单模功率>
1.5W、单模调谐范围30nm;
5µ
m单模激光器的室温连续工作阈值功耗<
0.6W,并实现红外激光器与III-V族MOSFET器件集成。
上述器件能够进行系统演示。
2.3面向骨干网通信应用的400GE光收发阵列芯片研究(共性关键技术类,拟支持两项)
研究高功率激光器和高速调制器阵列集成芯片、高均匀性多通道波分复用芯片、高速率宽光谱高灵敏探测器阵列芯片技术;
研究激光器、调制器、探测器以及波分复用芯片的单片/混合集成技术;
研究400Gb/s高线性光发射与接收集成光模块技术;
研究激光器芯片波长稳定与调控技术;
研究光发射与接收集成芯片与器件自校准测试和封装技术。
研制出光发射阵列芯片和接收阵列芯片,传输速率达到400Gb/s;
单信道调制或响应带宽>
25GHz;
最小发射光功率>
-2.8dBm/通道,接收灵敏度<
-7.1dBm;
研制出八通道合分波功能的混合或单片集成芯片,波长范围为1272.551310.19nm,符合LR8标准;
系统演示实现>
10km单模光纤无误码传输。
具备批量生产能力,实现系统示范应用,申请发明专利50项以上。
2.4面向数据中心应用的宽带光收发集成器件及模块(共性关键技术类,拟支持两项)
为满足多通道大容量光互连的需求,研究4×
100Gb/s光发射与接收集成器件及模块。
研究4通道高功率单模激光器芯片技术;
研究4通道调制器芯片技术;
研究4通道探测器芯片技术;
研究4×
100Gb/s光收发模块技术及系统应用。
波长分配1271/1291/1311/1331nm,波长精度为+/-6.5nm;
调制器及探测器3dB带宽>
40GHz;
激光器单元激光器出光功率不小于20mW,激光器与调制器光耦合效率>
50%;
收端灵敏度<
-5dBm@BER2E-4;
收发模块数据传输速率400Gb/s,每通道输出功率>
-2.0dBm,合波总功率>
4.0dBm。
4×
100Gb/s收发模块完成系统功能演示,传输距离500m以上,消光比>
3.5dB。
具备批量生产能力,实现批量销售,申请发明专利55项。
2.5面向短距离光互连应用的多模光收发芯片、器件与模块(共性关键技术类,拟支持两项)
研究波长850nm、速率25Gb/s的面发射激光器(VCSEL)芯片设计与制备工艺;
研究低暗电流、高响应度的850nm波段探测器芯片设计与制备工艺;
研究多模单通道25Gb/sVCSEL驱动控制电路技术;
研究多模单通道25Gb/s和4×
25Gb/s的放大及时钟恢复电路技术;
研究多模4×
25Gb/s混合集成光收发模块技术与系统应用。
实现25Gb/sVCSEL芯片,工作波长840~860nm,3dB带宽>
20GHz,阈值电流<
1.5mA;
实现探测器芯片的接收波长达到830~870nm,3dB带宽>
20GHz,暗电流<
0.1nA,响应度>
0.5A/W;
实现4通道集成化光收发模块,传输速率达到4×
25.78Gb/s或4×
28.05Gb/s,可编程范围≥12.8mA,总功耗<
1000mW;
完成多模4通道集成光收发模块在光互连中的应用演示,实现不低于100米多模光纤传输。
具备批量生产能力,实现批量推广应用,申请发明专利35项。
2.6相干光通信系统中的光发射与调控集成芯片技术(共性关键技术类,拟支持两项)
研究窄线宽激光器高频调制与发光特性;
研究可调谐激光器波长调谐与稳定控制机制;
研究集成化超窄线宽半导体激光器芯片设计与制备技术;
研究高稳频窄线宽激光器与调制器混合集成技术。
研究集成化宽调谐窄线宽半导体激光器芯片设计与制备技术;
研究宽调谐窄线宽激光器与相干接收平衡探测器的混合集成技术。
高稳频窄线宽激光器频率稳定度标准方差<
10-8@100s,线宽<
10kHz;
与双偏振双载波调制器(含驱动)实现模块化集成,调制速率不低于400Gb/s,输出功率≥1mW。
集成化可调谐窄线宽半导体激光器的线宽<
50kHz,波长调谐范围≥35nm(C波段),输出功率≥20mW,波长调谐精度<
±
2.5GHz;
与混频器、平衡探测器、跨阻放大器和偏振分束器等相干接收系统进行混合模块化集成。
完成400Gb/s相干光通信系统演示验证,申请发明专利20项以上。
2.7无源光网络中的25G/100G混合光子集成芯片及模块(共性关键技术类,拟支持两项)
研究面向无源光网络(PON)的高功率25G激光器芯片技术;
研究面向PON的高灵敏度25GAPD芯片技术;
研究基于混合集成技术的PON收发组件的封装技术与工艺;
实现突发接收与高效的FEC功能,完成25/50G或25/100G及以上速率PON光模块开发与小批量生产,实现PON网络示范应用。
面向PON应用,25G激光器芯片发射光功率≥10dBm,消光比>
6dB,3dB带宽≥21GHz;
25GAPD芯片灵敏度<
-26dBm(25Gb/s@BER1E-3),3dB带宽≥21GHz;
实现基于混合集成技术的PON收发组件的发射光功率≥3dBm,接收灵敏度<
-23dBm(25Gb/s@BER1E-3);
实现支持平滑升级的25/50G及以上PON光模块与示范应用,每个通道功耗<
1.5W,与现有10GPON兼容;
开通一个试验局,实现批量生产与推广应用,申请发明专利35项。
2.8面向5G应用的光传输核心芯片与模块(共性关键技术类,拟支持两项)
研究宽温、高线性25Gb/sDFB激光器芯片设计、制备与长期可靠性评价技术;
研究高线性25Gb/sEML芯片设计与制备技术;
研究25Gb/s波长可调谐激光器芯片设计与制备技术;
研究单通道50Gb/s(PAM4格式)高线性度激光器驱动、高线性度高灵敏度TIA芯片技术、PAM4调制与解调及非线性补偿与信号均衡等集成芯片技术;
研究25Gb/sDFB激光器宽温封装与25Gb/sEML器件封装技术及光收发模块设计的电信号完整性、热管理技术。
实现高可靠性、宽温、高线性25Gb/sDFB芯片,小信号调制带宽达到18GHz,输出光功率达到10mW,工作温度范围满足-40+85℃,激光器进行1000小时老化试验,光功率变化不超过1.0dB;
实现C波段25Gb/sEML芯片的小信号调制带宽达到22GHz,输出光功率达到2mW;
实现C波段25Gb/s可调谐激光器芯片的小信号调制带宽达到20GHz,波长调谐范围≥35nm;
实现单通道50Gb/s(PAM4格式)光收发集成电路芯片,激光器驱动单元小信号调制带宽达到22GHz,PAM4收发芯片电接口插损≥30dB;
TIA输出小信号带宽达到22GHz;
研制单通道25Gb/s宽温光收发模块与50Gb/s、100Gb/s、200Gb/s非相干调制密集波分光收发模块,宽温光模块满足工作温度范围-40+85℃,消光比>
4.0dB,接收灵敏度>
-11.0dBm,密集波分光收发模块满足单载波50Gb/s。
完成相关器件模块在典型5G场景下的应用演示,具备批量生产能力,实现批量推广应用,申请发明专利60项。
3.微波光子集成技术
3.1宽带无线接入微波光子芯片基础研究(基础前沿类,拟支持两项)
研究大功率低噪声半导体激光器及阵列芯片、宽带低半波电压电光调制器及阵列芯片以及宽带高饱和光探测器及阵列芯片;
研究宽带、高精度二维微波光子波束形成芯片、频率和带宽高速可重构微波光子滤波器及阵列芯片以及宽带、高抑制比光学单边带调制芯片;
研究多频段微波光子融合传输与宽带无线接入技术、微波光子多芯传输与多制式无线信号的融合接入技术以及宽带微波光子多波束技术及其无线接入技术。
单通道半导体激光器输出光功率≥160mW、RIN噪声≤-160dBc/Hz,10通道半导体激光器阵列芯片单通道输出光功率≥80mW、通道间隔200GHz、RIN噪声≤-155dBc/Hz;
电光调制器及阵列芯片调制带宽≥40GHz、半波电压≤4V;
光电探测
器及阵列芯片带宽≥40GHz、饱和光功率≥100mW;
波束形成芯片瞬时带宽≥4GHz、延时精度≤±
0.3ps、通道数4×
4;
可重构滤波器及阵列芯片频率调谐范围≥40GHz、射频带外抑制比≥60dB、响应时间≤100μs;
单边带调制芯片频率覆盖840GHz、边带抑制比≥30dB。
实现频段数≥2、动态范围≥120dB·Hz2/3的多频段微波光子融合传输;
实现信道数≥8、串扰≤-20dB的多制式无线信号多芯传输与分配;
实现波束数目≥4、瞬时带宽≥4GHz的宽带微波光子多波束收发。
申请发明专利30项。
3.2光子模拟信号处理芯片基础研究(基础前沿类)
研究可重构光子模拟处理芯片技术,在光子集成芯片上实现微分、积分和希尔伯特变换等信号处理功能的可重构;
研究光子集成芯片与微波集成电路的混合集成,研制集成化可调谐微波信号产生芯片。
研究集成化宽带色散延时芯片与器件;
研究超宽带线性调频信号产生的微波光子芯片;
研究超宽带任意波形产生的系统集成。
光子模拟信号处理芯片瞬时带宽大于40GHz,信号处理功能可在微分、积分和希尔伯特变换之间切换,信号处理误差小于10%;
实现芯片级可调谐光生微波源,微波信号频率覆盖范围6-18GHz,相位噪声低于-90dBc/Hz@10kHz,平坦度<
3dB。
集成化色散延时芯片的光谱带宽大于5nm,色散值大于100ps/nm;
线性调频信号频谱覆盖10-60GHz;
任意波形频谱覆盖范围10-60GHz,采样率不小于100GS/s。
4.集成电路与系统芯片
4.1超低功耗、高可靠和强实时微控制器芯片技术(共性关键技术类)
面向物联网节点超长待机和免维护的应用需求,研发超低功耗微控制器芯片;
研究宽电源电压范围的片上存储器和标准单元、微瓦级数模转换器、纳瓦级间隙式片上振荡器、宽负载高效率电源转换器和自适应动态电压频率调节技术。
面向工业控制应用场景下苛刻工作环境和强实时性的应用需求,研发高可靠强实时微控制器芯片;
研究处理器实时处理技术、高可靠性增强及容错技术、宽温度工作范围和工业控制通信增强型总线设计技术。
实现一款面向物联网应用的超低功耗微控制器芯片;
采用国产嵌入式低功耗CPU核、内嵌非易失存储器NVM和静态随机存储器SRAM、模数转换器ADC和电源管理等电路,支持宽电源电压(0.6×
VDD~1.0×
VDD)工作,动态电流(CPU核运行基准程序dhrystone)小于10μA/MHz,休眠电流(包括32kHz晶振电路、实时时钟RTC电路和2kB数据保持存储器)小于300nA,基准测试程序EEMBCULPMarkCP(3.0V)得分300以上;
基于该芯片完成云背景下的物联网示范应用。
实现一款面向工业控制应用的高可靠强实时微控制器芯片;
内嵌强实时处理器、支持校验和纠错的片上NVM和SRAM、ADC和电源转换等电路,工作主频大于200MHz,高等级事件硬件实时响应时间小于10ns,工作温度范围达到工业级标准-40℃~85℃,IEC61000-4-2标准下ESD测试不低于2kV,基于该芯片完成智能制造/电机控制/轨道交通/车辆动力至少一款产品的示范应用。
4.2面向信息安全的动态可重构系统芯片技术(共性关键技术类)
面向云计算、大数据等应用场景下的高安全密码计算及非黑盒攻击问题,研发具备主动防御特性、电路随算法变化而快速变化的新型动态可重构信息安全系统芯片;
研究支持主流密码算法的动态可重构芯片计算模式、硬件架构、映射方法、软硬件协同设计机制等关键技术,研究可重构芯片的安全白片关键技术,研究采用动态局部重构技术削弱侧信道攻击的方法,研究基于可重构芯片的物理不可克隆函数设计技术,研究动态可重构芯片集成开发工具的设计技术。
采用28nm或更先进工艺实现一款面向信息安全应用的高能效、高灵活和高安全的动态可重构系统芯片;
该芯片支持分组、序列和杂凑等30种以上国内外主流密码算法,支持动态局部重构和对算法簇的硅后扩展:
单个算法重构时间小于100ns、配置信息量小于10kB,能量效率平均达到主流FPGA芯片的10倍以上;
该芯片的原理图或版图中不包含算法的完整信息;
在该芯片上实现AES和SM4等算法,采用动态局部重构等技术有效削弱侧信道攻击,相对于采用之前,抵御经典差分功耗攻击的能力至少提升2个数量级;
采用动态局部重构等技术在该芯片上实现物理不可克隆函数,有效激励响应≥2^128,内核误码
率≤1E-8;
完成该芯片集成开发工具的研制;
基于该芯片完成面
向信息安全应用的演示样机;
关键技术应用于我国核心部门的信息安全装备。
4.3超高速数据率与宽带可重构射频芯片技术(共性关键技术类)
面向车联网、机器人等复杂物联网场景的宽带无线接入应用,研发宽带可重构射频系统集成芯片;
研究工作频率和信道带宽的宽范围可重构技术,研究接收机强抗干扰技术,研究宽带高能效发射机技术,研究宽带可重构调制与解调技术。
面向宽带WiFi、虚拟现实等超高速无线连接应用,研发超高数据率射频集成芯片;
研究超高数据率调制解调电路技术,研究全集成MIMO技术,研究在片集成高效率功率放大器电路技术。
实现一款宽带可重构射频芯片;
芯片工作频率覆盖0.4GHz~6GHz,最大瞬时信道带宽不低于20MHz,0dBm阻塞(偏离载波20MHz处)下的接收机噪声系数低于10dB,接收机功耗最大不超过50mW,片上集成功率放大器,发射功率不低于23dBm,发射机功耗不高于1W@23dBm输出功率,发射机EVM不低于30dB,支持不少于3种通信协议的实时可重构;
基于该芯片完成演示样机,并针对车联网、机器人等复杂物联网应用场景,完成演示系统。
实现一款超高数据率射频集成芯片;
支持256QAM等复杂调制方式,通信峰值数据率不低于10Gbps,通信距离不低于10m;
基于该芯片完成演示样机,并针对高速WiFi、虚拟现实等高速无线互连应用,完成演示系统。
4.4面向大数据传输的超高速传输互连芯片技术(共性关键技术类)
针对大数据、云计算和高性能计算等应用场景,研发超高速传输互连芯片;
研究超高速串行传输接口PHY物理层电路技术,研究低误码率多元幅度调制与解调电路技术,研究自适应可配置均衡电路技术;
研究低抖动时钟恢复电路技术,研究低抖动时钟产生技术;
研究多通道低延迟互连接口控制器设计技术,研究高可靠编解码重传技术,研究功耗节能管理与优化技术,研究BIST回环自测试技术;
研究超高速串行传输接口芯片的封装与测试验证技术。
实现一款应用于大数据传输的100Gbps串行接口收发PHY原型芯片;
单Lane收发器速率支持100Gbps,误码率≤1E-6,功耗≤2W/Lane,支持多幅度调制PAM编码或NRZ编码格式,支持可配置均衡功能。
实现一款应用于大数据传输的超高速互连原型芯片;
单Lane链路数据率不少于50Gbps,支持2~4路链路绑定协同传输,支持全速模式和半速模式,支持FEC功能可配置
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 国家重点 研发 计划 光电子 微电子 器件 集成 重点 专项 申报 条件 时间 流程