可编程逻辑器件课程考试Word文档格式.docx
- 文档编号:17395973
- 上传时间:2022-12-01
- 格式:DOCX
- 页数:11
- 大小:391.80KB
可编程逻辑器件课程考试Word文档格式.docx
《可编程逻辑器件课程考试Word文档格式.docx》由会员分享,可在线阅读,更多相关《可编程逻辑器件课程考试Word文档格式.docx(11页珍藏版)》请在冰豆网上搜索。
其余LED不显示。
2、设计思想:
2.1设计要求解读
根据试题要求,该器件主要要完成的功能是使实验仪上
LED5数码管显示字符A时间为1秒钟后,
经过2s后在LED4数码管上显示B字符2s,
经过2s后在LED3数码管上显示C字符3s,
经过2s后在LED2数码管上显示D字符4s,
经过2s后在LED1数码管上显示A字符1s,经过2s后显示B字符2s,经过2s后显示C字符3s,经过2s后显示D字符4s,依次循环。
由此可知本题要完成以下部分的设计:
(1)频率为1Hz,周期为1S的时钟信号的产生;
(2)36进制的加法计数器;
(3)七段译码电路及LED5~LED1的片选;
(4)74154(4线—16线译码器)。
2.2总体设计思想
器件总体设计程序框图如图2-1
实验仪晶振信号
分频器
LED灯
4线—16线译码器
36进制加法计数器器
七段译码器
最终输出
图2-1器件总体设计程序框图
三、设计过程(电路原理图或AHDL):
3.1主要子模块设计
3.1.1分频器设计
要将频率为1MHz的信号分频为频率为1Hz的信号,需实现100万分频,在计算机和电路设计中亦可用2的20次方分频作为100万分频,故本分频器即实现2的20次方分频。
T触发器可实现2分频,将20个T触发器级联即可实现所需功能,此时采用电路图编辑方法将非常麻烦,故采用AHDL语言进行设计,其程序如下:
SUBDESIGNCJFENPINQI
(
CLK:
INPUT;
CLKOUT:
OUTPUT;
)
VARIABLE
COU[19..0]:
TFF;
BEGIN
COU[].T=VCC;
COU[0].CLK=CLK;
FORIIN0TO18GENERATE
COU[I+1].CLK=COU[I].Q;
ENDGENERATE;
CLKOUT=COU[19];
END;
100万分频亦可采用电路图编辑方法将三个100进制计数器构成的分频器级联实现,由于现场测试时有时间要求,故采用文中所述的语言编辑方法实现分频。
3.1.2三十六进制加法计数器设计
根据要求需实现36进制循环计数,故采用电路图编辑的方法进行设计,采用集成四位同步二进制加法计数器74161及相应门电路构成,第一个74161的使能端ENT和ENP以及置数端CLRN均输入高电平,其进位端接到第二个74161的使能端ENT,两个片子的清零端LDN与00100011相连,从而实现0—35循环计数。
时钟信号CLK由前述分频器输出信号提供,实现每秒增1计数。
电路图如图3-1:
图3-1三十二进制循环加法计数器
3.1.3七段译码器设计
由于实验仪上的七段数码管采用的是共阳极解法,故本七段译码器应对应共阳极连接的情况。
该器件采用AHDL语言编辑中的真值表法进行设计较为简便,其程序如下:
SUBDESIGNC7_1duanyimaqi18
(
D0,D1,D2,D3,D4,D5,D6,D7:
INPUT;
S0,S1,S2,S3,S4,S5,S6:
OUTPUT;
B0,B1,B2,B3,B4,B5,B6,B7:
NODE;
B7=D7;
B6=D6;
B5=D5;
B4=D4;
B3=D3;
B2=D2;
B1=D1;
B0=D0;
TABLE
d[7..0]=>
S0,S1,S2,S3,S4,S5,S6;
H"
00"
=>
1,1,1,0,1,1,0;
01"
0,0,0,0,0,0,0;
02"
03"
1,1,1,1,1,1,1;
04"
05"
06"
07"
1,1,0,0,1,1,0;
08"
09"
0a"
0b"
0c"
1,1,1,1,1,1,0;
0d"
0e"
0f"
10"
11"
12"
13"
14"
15"
16"
17"
18"
19"
1a"
1b"
1c"
1d"
1e"
1f"
20"
21"
22"
23"
ENDTABLE;
将32进制的加法计数器输出信号0A,0B,0C,0D,1A,1B,1C,1D分别作为七段译码器的输入的D[7..0](接法见总电路图),输出S0、S1、S2、S3、S4、S5、S6分别对应数码管的a,b,c,d,e,f,g,正确连接即可输出正确结果。
3.1.4四线——十六线译码器(74154)设计
根据要求需实现5个灯循环显示字符,故采用电路图编辑的方法进行设计,电路图如图3-2:
图3-274154设计
通过连接门电路等实现LED5~LED1的通断,当1A=0且1B=0时,译码器Y0=1则LED5亮,译码器Y3=0或Y4=0则LED4亮,译码器Y7=0或Y8=0或Y9=0则LED3亮,译码器Y12=0或Y13=1或Y14=1或Y1=15则LED2亮;
当1A=1或1B=1时,LED1亮。
其输入端A,B,C,D分别与36进制加法计数器的0A,0B,0C,0D相连。
电路图如图3-3:
图3-3 74154控制LED5~LED1的通断
3.2总体电路
总电路图如图3-4:
图3-4总电路图
其中Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7分别于32进制的加法计数器输出信号0A,0B,0C,0D,1A,1B,1C,1D相连,以便观察仿真波形。
4、引脚分配
引脚分配如图4-1所示:
图4-1引脚分配图(未显示引脚均为空)
5、文件转换与程序下载
5.1仿真图形
说明:
由于分频器的设计使得时钟频率为1Hz,周期为1s,若进行仿真,波形肯定无法完整显示出一次循环,因此仿真之前需先将分频器删除。
如图5-1和5-2所示:
图5-1仿真图形(缩小版)
图5-2仿真图形(放大版)
5.2烧制程序
按如下步骤将设计好的器件程序烧制入实验仪:
①将MAX+PLUSII生成的pof文件,加载到pof2jed对话框中,其它不需设置,点击“RUN”按钮,即可在同文件夹目录下,生成jed文件。
如图5-3所示。
图5-3
②将转换好的jed文件,下载到双龙SL-MCU/CPLD型实验板上。
(1)新建chn文件,File→New→点击OK;
(2)设置JTAG:
Program/Verify;
(3)加载jed文件,点击OK,并保存,如图5-4;
图5-4
(4)设置Cabletypes:
BiteBlaster,如图5-5;
图5-5
(5)双龙SL-MCU/CPLD型实验板连接:
提供电源线,下载线一端连接试验板,一端与PC机的并口连接。
(6)打开实验板电源开关,点击“RUN”按钮,下载程序。
六、实验结果
生成仿真的波形图时,CLK开始时设置为初始为低电平的时钟信号,观察波形图可发现LED5等显示字符A的时间为0.5S,遂将CLK设置为初始为高电平的时钟信号,则显示时间为1S。
在实验仪上演示实验结果,演示结果基本正确,只是未对小数点驱动信号进行屏蔽,小数点会随机亮暗。
七、设计心得
本次期末考试中,抽了优秀档的题目,编辑了这个器件,在编辑过程中总体思路基本正确,但该器件仍存某些问题,例如时钟信号CLK对结果的影响等,设计思路不是很灵活。
演示多次都出现了很多问题,在日后的器件设计之中应当谨防此类问题再次发生。
可编程逻辑器件课程的学习使得我对电路设计方面的知识有了更进一步的学习和理解,为我今后的学习和工作奠定了坚实的基础。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 可编程 逻辑 器件 课程 考试
![提示](https://static.bdocx.com/images/bang_tan.gif)