系统分析师考试历年试题分析与解答综合知识篇Word格式.docx

系统分析师考试历年试题分析与解答综合知识篇Word格式.docx

《系统分析师考试历年试题分析与解答综合知识篇Word格式.docx》由会员分享，可在线阅读，更多相关《系统分析师考试历年试题分析与解答综合知识篇Word格式.docx（26页珍藏版）》请在冰豆网上搜索。

（14）B 

（15）C

1.2试题2（2006年上半年试题16-17）

试题2（2006年上半年试题16-17）

设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为Dt。

若采用常规标量单流水线处理机（即该处理机的度为1），连续执行12条指令，共需__（16）__Dt。

若采用度为4的超标量流水线处理机，连续执行上述12条指令，只需__（17）__Dt。

（16）A．12 

B．14 

C．16 

D．18

（17）A．3 

B．5 

C．7 

D．9

试题2分析

单流水线处理机的度为1，即通常所有的线性流水线计算机。

在线性流水线中，在流水线各段的执行时间均相等（设为Dt），输入到流水线中的任务是连续的理想情况下，一条k段线性流水线能够在mDt时间内完成n个任务（mDt=1条指令的正常时间+（n-1）*流水线周期）。

具体到本题，12条指令的处理时间为（1Dt+1Dt+1Dt）+（12-1）*Dt=14Dt。

在度为4的超标量流水线处理机中，同时运行4条流水线，连续执行12条指令，则每条流水线执行3条。

此时相当于求1条流水线执行3条指令的时间，所以处理时间为（1Dt+1Dt+1Dt）+（3-1）*Dt=5Dt。

试题2答案

（16）B（17）B

1.3试题3（2006年上半年试题20-21）

试题3（2006年上半年试题20-21）

编号为0、1、2、3、…、15的16个处理器，用单级互联网络互联。

当互联函数为Cube3（4维立方体单级互联函数）时，6号处理器与__（20）__号处理器相连接。

若采用互联函数Shuffle（全混洗单级互联函数）时，6号处理器与__（21）__号处理器相连接。

（20）A．15 

C．13 

D．12

（21）A．15 

试题3分析

并行处理机互联有多种方法，常见的互联网结构有总线结构、交叉开关和多级互联网。

并行处理机互联有多种方法，分别列举如下：

在本题中，编号为0、1、2、3、…、15的16个处理器，用单级互联网络互联。

当互联函数为Cube3（4维立方体单级互联函数）时，6号（0110号）处理器应与14号（1110号）处理器相连接。

若采用互联函数Shuffle（全混洗单级互联函数）时，6号（0110号）处理器与12号（1100号）处理器相连接。

试题3答案

（20）B 

（21）D

1.4试题4（2006年下半年试题14）

试题4（2006年下半年试题14）

下面关于RISC计算机的论述中，不正确的是__（14）__。

（14）A．RISC计算机的指令简单，且长度固定

B．RISC计算机的大部分指令不访问内存

C．RISC计算机采用优化的编译程序，有效地支持高级语言

D．RISC计算机尽量少用通用寄存器，把芯片面积留给微程序

试题4分析

RISC计算机指精简指令集计算机，这种计算机有下列特点：

（1）指令数量少：

优先选取使用频率最高的一些简单指令以及一些常用指令，避免使用复杂指令。

大多数指令都是对寄存器操作，对存储器的操作仅提供了读和写两种方式。

（2）指令的寻址方式少：

通常只支持寄存器寻址方式、立即数寻址方式以及相对寻址方式。

（3）指令长度固定，指令格式种类少：

因为RISC指令数量少，格式相对简单，其指令长度固定，指令之间各字段的划分比较一致，译码相对容易。

（4）只提供LOAD/STORE指令访问存储器：

只提供了从存储器读数（LOAD）和把数据写入存储器（STORE）两条指令，其余所有的操作都在CPU的寄存器间进行。

因此，RISC需要大量的寄存器。

（5）以硬布线逻辑控制为主：

为了提高操作的执行速度，通常采用硬布线逻辑（组合逻辑）来构建控制器。

而CISC机的指令系统很复杂，难以用组合逻辑电路实现控制器，通常采用微程序控制。

（6）单周期指令执行：

因为简化了指令系统，很容易利用流水线技术使得大部分指令都能在一个机器周期内完成。

因此，RISC通常采用流水线组织。

少数指令可能会需要多个周期执行，例如Load/Store指令因为需要访问存储器，其执行时间就会长一些。

（7）优化的编译器：

RISC的精简指令集使编译工作简单化。

因为指令长度固定、格式少、寻址方式少，编译时不必在具有相似功能的许多指令中进行选择，也不必为寻址方式的选择而费心，同时易于实现优化，从而可以生成高效率执行的机器代码

RISC计算机的指令简单，且长度固定，没有必要采用微程序设计。

RISC计算机仅用LOAD/STORE指令访问内存，使用了大量的寄存器，采用优化的编译程序，能有效地支持高级语言。

试题4答案

（14）D

1.5试题5（2006年下半年试题15）

试题5（2006年下半年试题15）

下面关于计算机cache的论述中，正确的是__（15）__。

（15）A．cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储

B．若访问cache不命中，则用从内存中取到的字节代替cache中最近访问过的字节

C．cache的命中率必须很高，一般要达到90％以上

D．cache中的信息必须与主存中的信息时刻保持一致

试题5分析

使用cache改善系统性能的依据是程序的局部性原理。

依据局部性原理，把主存储器中访问概率高的内容存放在cache中，当CPU需要读取数据时就首先在cache中查找是否有所需内容，如果有，则直接从cache中读取；

若没有，再从主存中读取该数据，然后同时送往CPU和cache。

如果CPU需要访问的内容大多都能在cache中找到（称为访问命中），则可以大大提高系统性能。

系统的平均存储周期与命中率有很密切的关系，命中率的提高即使很小也能导致性能上的较大改善。

当CPU发出访存请求后，存储器地址先被送到cache控制器以确定所需数据是否已在cache中，若命中则直接对cache进行访问。

这个过程称为cache的地址映射。

常见的映射方法有直接映射、相联映射和组相联映射。

当cache存储器产生了一次访问未命中之后，相应的数据应同时读入CPU和cache。

但是当cache已存满数据后，新数据必须淘汰cache中的某些旧数据。

最常用的淘汰算法有随机淘汰法、先进先出法（FIFO）和近期最少使用淘汰法（LRU）。

因为需要保证缓存在cache中的数据与主存中的内容一致，相对读操作而言，cache的写操作比较复杂，常用的有以下几种方法。

（1）写直达（writethrough）。

当要写cache时，数据同时写回主存储器，有时也称为写通。

（2）写回（writeback）。

CPU修改cache的某一行后，相应的数据并不立即写入主存储器单元，而是当该行从cache中被淘汰时，才把数据写回到主存储器中。

（3）标记法。

对cache中的每一个数据设置一个有效位。

当数据进入cache后，有效位置1；

而当CPU要对该数据进行修改时，数据只需写入主存储器并同时将该有效位清0。

当要从cache中读取数据时需要测试其有效位：

若为l则直接从cache中取数，否则从主存中取数。

试题5答案

1.6试题6（2006年下半年试题17）

试题6（2006年下半年试题17）

关于相联存储器，下面的论述中，错误的是__（17）__。

（17）A．相联存储器按地址进行并行访问

B．相联存储器的每个存储单元都具有信息处理能力

C．相联存储器能并行进行各种比较操作

D．在知识库中应用相联存储器实现按关键字检索

试题6分析

相联存储器（CAM）是一种特殊的存储器，是一种基于数据内容进行访问的存储设备，相联存储器的特点是每个存储单元都必须有一个处理单元。

当对其写入数据时，CAM能够自动选择一个未用的空单元进行存储；

当要读出数据时，不是给出其存储单元的地址，而是直接给出该数据或者该数据的一部分内容，CAM对所有的存储单元中的数据同时进行比较，并标记符合条件的所有数据以供读取。

由于比较是同时、并行进行的，所以这种基于数据内容进行读写的机制，其速度比基于地址进行读写的方式要快许多。

在计算机系统中，相联存储器主要用于虚拟存储器和cache。

在虚拟存储器中存放分段表、页表和快表，在高速缓冲存储器中作为存放cache的行地址。

另外，相联存储器还经常用于数据库与知识库中按关键字进行检索。

试题6答案

（17）A

1.7试题7（2006年下半年试题18）

试题7（2006年下半年试题18）

下面关于系统总线的论述中，不正确的是__（18）__。

（18）A．系统总线在计算机各个部件之间传送信息

B．系统总线就是连接一个源部件和多个目标部件的传输线

C．系统总线必须有选择功能，以判别哪个部件可以发送信息

D．系统总线的标准分为正式标准和工业标准

试题7分析

总线就是一组进行互连和传输信息（指令、数据和地址）的信号线，它好比连接计算机系统各个部件之间的桥梁。

另外，广义上通常也把AGP接口、USB接口等称为AGP总线、USB总线。

可以说，总线在计算机中无处不在。

按总线相对于CPU或其他芯片的位置，可分为内部总线（InternalBus）和外部总线（ExternalBus）两种。

在CPU内部，寄存器之间和算术逻辑部件ALU与控制部件之间传输数据所用的总线称为内部总线；

而外部总线是指CPU与内存RAM、ROM和输入/输出设备接口之间进行通信的通路。

由于CPU通过总线实现程序取指令、内存/外设的数据交换，在CPU与外设一定的情况下，总线速度是制约计算机整体性能的最大因素。

按总线功能来划分，可分为地址总线、数据总线、控制总线3类。

我们通常所说的总线都包括上述3个组成部分，地址总线用来传送地址信息，数据总线用来传送数据信息，控制总线用来传送各种控制信号。

例如，ISA总线共有98条线。

其中，数据线16条，地址线24条，其余为控制信号线、接地线和电源线。

按总线在微机系统中的位置可分为机内总线和机外总线（PeripheralBus）两种。

我们上面所说的总线都是机内总线，而机外总线顾名思义是指与外部设备接口相连的，实际上是一种外设的接口标准。

如目前计算机上流行的接口标准IDE、SCSI、USB和IEEE1394等，前两种主要是与硬盘、光驱等IDE设备接口相连，后面两种新型外部总线可以用来连接多种外部设备。

计算机的总线按其功用来划分主要有局部总线、系统总线、通信总线3种类型。

其中，局部总线是在传统的ISA总线和CPU总线之间增加的一级总线或管理层，它的出现是由于计算机软硬件功能的不断发展，系统原有的ISA/EISA等已远远不能适应系统高传输能力的要求，而成为整个系统的主要瓶颈。

局部总线主要可分为3种，分别是专用局部总线、VL总线（VESALocalBus）和PCI总线（PeripheralComponentInterconnect）。

前两种已被淘汰，而采用PCI总线后，数据宽度升级到64位，总线工作频率为33/66MHz，数据传输率（带宽）可达266MB/s。

而系统总线是计算机系统内部各部件（插板）之间进行连接和传输信息的一组信号线，例如，ISA、EISA、MCA、VESA、PCI、AGP等。

通信总线是系统之间或微机系统与设备之间进行通信的一组信号线。

总线标准是指计算机部件各生产厂家都需要遵守的系统总线要求，从而使不同厂家生产的部件能够互换。

总线标准主要规定总线的机械结构规范、功能结构规范和电气规范。

总线标准可以分为正式标准和工业标准，其中，正式标准是由IEEE等国际组织正式确定和承认的标准，工业标准是首先由某一厂家提出，得到其他厂家广泛使用的标准。

试题7答案

（18）B

1.8试题8（2006年下半年试题19）

试题8（2006年下半年试题19）

下面关于超级流水线的论述中，正确的是__（19）__。

（19）A．超级流水线用增加流水线级数的方法缩短机器周期

B．超级流水线是一种单指令流多操作码多数据的系统结构

C．超级流水线配置了多个功能部件和指令译码电路，采用多条流水线并行处理

D．超级流水线采用简单指令以加快执行速度

试题8分析

采用流水线技术的CPU使用指令重叠的办法，即在一条指令还没有处理完时，就开始处理下一条指令。

典型的流水线将每一条机器指令分成5步，即取指、译码、取操作数（或译码2）、执行、回写。

在理想条件下，平均每个时钟周期可以完成一条指令。

而所谓“超级流水线处理”是将机器指令划分为更多级的操作，以减轻每一级的复杂程度，增加流水线级数来提高频率。

在流水线的每一步中，如果需要执行的逻辑操作少一些，则每一步就可以在较短的时间内完成。

对于超级流水线结构，其中指令部件可以只有一套，也可以有多套独立的执行部件。

虽然每个机器周期只能流出一条指令，但它的周期比其他机器短。

试题8答案

（19）A

1.9试题9（2007年上半年试题14）

试题9（2007年上半年试题14）

利用海明码（HammingCode）纠正单位错，如果有6位信息位，则需要加入__（14）__位冗余位。

（14）A．2 

B．3 

C．4 

D．5 

试题9分析

按照海明的理论，纠错码的编码就是把所有合法的码字尽量安排在n维超立方体的顶点上，使得任一对码字之间的距离尽可能大。

如果任意两个码字之间的海明距离是d，则所有少于等于d-1位的错误都可以检查出来，所有少于d/2位的错误都可以纠正。

一个自然的推论是，对某种长度的错误串，要纠正错误就要用比仅仅检测它多一倍的冗余位。

如果对于m位的数据，增加k位冗余位，n=m+k位的纠错码，则有：

试题9答案

（14）　C

1.10试题10（2007年上半年试题15）

试题10（2007年上半年试题15）

以下关于CISC/RISC计算机的叙述中，不正确的是__（15）__。

（15）A．RISC机器指令比CISC机器指令简单

B．RISC机器中通用寄存器比CISC多 

C．CISC机器采用微码比RISC多

D．CISC机器比RISC机器可以更好地支持高级语言 

试题10分析

请参考试题4的分析。

试题10答案

（15）D

1.11试题11（2007年上半年试题16）

试题11（2007年上半年试题16）

以下关于指令流水线的描述中，正确的是__（16）__。

（16）A．出现数据相关时采用猜测法来加快执行 

B．解决程序转移对流水线的影响需要相关专用通路的支持 

C．在出现中断的情况下可以让已经进入流水线的指令继续执行 

D．流水线机器不能执行复杂指令 

试题11分析

流水线计算机中通常采用相关专用通路的方法解决数据相关问题，例如第n+1条指令的操作数地址为第n条指令的运算结果，这时第n+1条指令的操作数通过专用通路直接从数据处理部件取得，而不必等待第n条指令存入后再取操作数。

流水线计算机出现程序转移时采用猜测法处理，即先选定一条转移分支继续执行，使得流水线不会中断，等到条件码生成后，如果猜错了，则要返回分支重新执行，这里要保证不能破坏分支点的现场，避免产生错误的结果。

流水线出现I/O中断时可以让已经进入流水线的指令继续执行，直到执行完成，这种方法叫做不精确断点法。

所谓精确断点法是指出现中断时立即停止所有指令的执行，转入中断处理。

在CISC计算机和RISC计算机中都可以使用流水线来加快指令处理。

试题11答案

（16）C

1.12试题12（2007年上半年试题17）

试题12（2007年上半年试题17）

cache存储器一般采用__（17）__存储器件构成。

（17）A．DRAM 

B．SRAM 

C．ROM 

D．NVRAM 

试题12分析

cache存储器一般采用静态随机访问存储器（SRAM）技术，这种存储器的速度比动态RAM快，能够跟得上CPU的要求，弥合了CPU和主存之间的速度差距。

试题12答案

（17）B

1.13试题13（2007年上半年试题18）

试题13（2007年上半年试题18）

虚拟存储系统中的页表有快表和慢表之分，下面关于页表的叙述中正确的是__（18）__。

（18）A．快表与慢表都存储在主存中，但快表比慢表容量小 

B．快表采用了优化的搜索算法，因此比慢表的查找速度快 

C．快表比慢表的命中率高，因此快表可以得到更多的搜索结果 

D．快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快 

试题13分析

虚拟存储系统中的快表采用快速存储器构成，按内容访问，因此比慢表查找速度快。

试题13答案

（18）D

1.14试题14（2007年下半年试题14）

试题14（2007年下半年试题14）

在流水线控制的计算机中，对于数据相关的处理，通常采用的方法是__（14）__。

（14）A．暂停指令的执行，等待前面的指令输出运算结果

B．设置相关专用通路，从相关专用通路直接读出操作数

C．让已经进入流水线的指令继续执行

D．出现数据相关时采用猜测法来加快执行

试题14分析

在流水线控制的计算机中，数据相关是指共享资源访问的冲突，也就是后一条指令需要使用的数据，与前一条指令发生的冲突，这会使得流水线失败。

例如：

前一条指令是写，后一条指令是读，当前一条指令保存结果没有完成时，后一条指令的读操作数就已经开始，这样后一条指令读到的就是未改写的数据。

为了解决这个问题，当遇到资源冲突时，就只好暂停后读指令进入流水线，就降低了流水线的效率，显然，流水线步骤越多越容易引起资源冲突的发生。

对于数据相关的处理，通常采用的方法是设置相关专用通路，从相关专用通路直接读出操作数。

也可以在编译系统上做文章，当发现相邻的语句存在资源共享冲突的时候，在两者之间插入其他语句，将两条指令进入流水线的时间拉开，以避免错误。

试题14答案

（14）B

1.15试题15（2007年下半年试题15-16）

试题15（2007年下半年试题15-16）

在计算机的浮点数表示中，主要影响数值表示范围的是__（15）__，影响计算精度的是__（16）__。

（15）A．尾数的位数B．阶码的位数

C．规格化的方法D．尾数下溢的处理

（16）A．尾数的位数B．阶码的位数

试题15分析

在计算机的浮点数表示中，因为规格化表示格式为

。

显然，主要影响数值表示范围的是阶码的位数，影响计算精度的是尾数的位数。

试题15答案

（15）B（16）A

1.16试题16（2007年下半年试题65）

试题16（2007年下半年试题65）

以下不具有容错功能的是__（65）__。

（65）A．RAID0B．RAID1C．RAID3D．RAID5

试题16分析

廉价磁盘冗余阵列（RedundantArrayofInexpensiveDisks，RAID）技术旨在缩小日益扩大的CPU速度和磁盘存储器速度之间的差距。

其策略是用多个较小的磁盘驱动器替换单一的大容量磁盘驱动器，同时合理地在多个磁盘上分布存放数据以支持同时从多个磁盘进行读写，从而改善了系统的I/O性能。

小容量驱动器阵列与大容量驱动器相比，具有成本低，功耗小，性能好等优势；

低代价的编码容错方案在保持阵列的速度与容量优势的同时保证了极高的可靠性。

同时也较容易扩展容量。

但是由于允许多个磁头同时进行操作以提高I/O数据传输速度，因此不可避免地提高了出错的概率。

为了补偿可靠性方面的损失，RAID使用存储的校验信息来从错误中恢复数据。

最初，inexpensive一词主要针对当时另一种技术（singlelargeexpensivedisk，SLED）而言，但随着技术的发展，SLED已是明日黄花，RAID和non－RAID皆采用了类似的磁盘技术。

因此RAID现在代表独立磁盘冗余阵列（RedundantArrayofIndependentDisks），用independent来强调RAID技术所带来的性能改善和更高的可靠性。

RAID机制中共分8个级别，RAID应用的主要技术有分块技术、交叉技术和重聚技术。

（1）RAID0级（无冗余和无校验的数据分块）：

具有最高的I/O性能和最高的磁盘空间利用率，易管理，但系统的故障率高，属于非冗余系统，主要应用于那些关注性能、容量和价格而不是可靠性的应用程序。

（2）RAID1级（磁盘镜像阵列）：

由磁盘对组成，每一个工作盘都有其对应的镜像盘，上面保存着与工作盘完全相同的数据拷贝，具有最高的安全性，但磁盘空间利用率只有50%。

RAID1主要用于存放系统软件、数据以及其他重要文件。

它提供了数据的实时备份，一旦发生故障所有的关键数据即刻就可使用。

（3）RAID2级（采用纠错海明码的磁盘阵列）：

采用了海明码纠错技术，用户需增加校验盘来提供单纠错和双验错功能。

对数据的访问涉及到阵列中的每一个盘。

大量数据传输时I/O性能较高，但不利于小批量数据传输。

实际应用中很少使用。

（4）RAID3和RAID4级（采用奇偶校验码的磁盘阵列）：

把奇偶校验码存放在一个独立的校验盘上。

如果有一个盘失效，其上的数据可以通过对其他盘上的数据进行异或运算得到。

读数据很快，但因为写入数据时要计算校验位，速度较慢。

（5）RAID5（无独立校验盘的奇偶校验码磁盘阵列）：

与RAID4类似，但没有独立的校验盘，校验信息分布在组内所有盘上，对于大批量和小批量数据的读写性能都很好。

RAID4和RAID5使用了独立存取技术，阵列中每一个磁盘都相互独立地操作，所以I/O请求可以并行处理。

所以，该技术非常适合于I/O请求率高的应用而不太适应于要求高数据传输率的应用。

与其他方案类似，RAID4、RAID5也应用了数据分块技术，但块的尺寸相对大一些。

（6）RAID6（具有独立的数据硬盘与