触发器和时序逻辑电路.docx
- 文档编号:1705914
- 上传时间:2022-10-23
- 格式:DOCX
- 页数:13
- 大小:303.52KB
触发器和时序逻辑电路.docx
《触发器和时序逻辑电路.docx》由会员分享,可在线阅读,更多相关《触发器和时序逻辑电路.docx(13页珍藏版)》请在冰豆网上搜索。
触发器和时序逻辑电路
第22章触发器和时序逻辑电路
10860触发器按其工作状态是否稳定可分为()。
(a)RS触发器,JK触发器,D触发器,T触发器
(b)双稳态触发器,单稳态触发器,无稳态触发器
(c)主从型触发器,维持阻塞型触发器。
20864在RD=“0”,SD=“1”时,基本RS触发器()。
(a)置“0”(b)置“1”(c)保持原状态
30869逻辑电路如图所示,分析RD,SD的波形,当初始状态为“0”时,t1瞬间输出Q为
()。
(a)“0”(b)“1”(c)不定
40880逻辑电路如图所示,当R=“0”,S=“1”时,可控RS触发器()。
(a)置“0”(b)置“1”(c)保持原状态
50888可控RS触发器的状态表为()。
SD
RD
Qn+1
SD
RD
Qn+1
S
R
Qn+1
0
0
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
1
1
不变
1
0
1
1
1
0
0
不定
1
1
不定
(a)(b)(c)
60899当=“1”K=“0”时,脉冲来到后JK触发器()。
(a)“0”态(b)“1”态(c)保持原状态
70900当K===“1”J=“0”时,脉冲来到后JK触发器的新状态为()。
(a)“0”态(b)“1”态(c)不定
80906逻辑电路如图所示,分析图中C,J,K的波形。
当初始状态为“0”时,输出Q是“1”的瞬间为()。
(a)t1(b)t2(c)t3
90911逻辑电路如图所示,A=“1”时,脉冲来到后JK触发器()。
(a)具有计数功能(b)置“0”(c)置“1”
100918逻辑电路如图所示,A=“0”时,脉冲来到后JK触发器()。
(a)具有计数功能(b)置“0”(c)置“1”(d)保持原状态
110926逻辑电路如图所示,A=“0”时,脉冲来到后D触发器()。
(a)具有计数器功能(b)置“0”(c)置“1”
120929逻辑电路如图所示,A=B=“1”,脉冲来到后D触发器()。
(a)具有计数功能(b)保持原状态(c)置“0”(d)置“1”
130933逻辑电路如图所示,分析C的波形,当初始状态为“0”时,输出Q是“1”的瞬间为()。
(a)t1(b)t2(c)t3
140941触发器连接如下图所示,则具有()。
(a)T触发器功能(b)D触发器功能(c)T'触发器功能
150945时序逻辑电路与组合逻辑电路的主要区别是()。
(a)时序电路只能计数,而组合电路只能寄存
(b)时序电路没有记忆功能,组合电路则有
(c)时序电路具有记忆功能,组合电路则没有
160948数码寄存器的功能是()。
(a)寄存数码和清除原有数码
(b)寄存数码和实现移位
(c)清除数码和实现移位
170955如图所示时序逻辑电路为()。
(a)同步二进制计数器(b)数码寄存器(c)移位寄存器
180968分析时序逻辑电路的状态表,判定它是()。
(a)加法计数器(b)减法计数器(c)移位寄存器
C
0
0
0
0
1
1
1
1
2
1
1
0
3
1
0
1
4
1
0
0
5
0
1
1
6
0
1
0
7
0
0
1
8
0
0
0
190989计数器如图所示,原状态为“11”,送一个C脉冲后的新状态为()。
(a)“10”(b)“00”(c)“01”
200994计数器如图所示,原状态为“10”,送一个C脉冲后的新状态为()。
(a)“00”(b)“11”(c)“01”
210999计数器如图所示,原状态为“10”,送一个C脉冲后的新状态为()。
(a)“11”(b)“00”(c)“01”
221021分析如图所示计数器的波形图,可知它是一只()。
(a)二进制加法计数器(b)三进制加法计数器
(c)四进制加法计数器
231025分析时序逻辑电路的状态表,可知它是一只()。
(a)四进制计数器(b)八进制计数器(c)十进制计数器
C
0
0
0
0
1
0
1
1
2
1
0
1
3
1
1
0
4
0
0
1
5
0
1
1
6
1
0
1
7
1
1
0
8
0
0
1
9
0
1
1
241045555集成定时器如图所示,4端为复位端,不用时应接()。
(a)高电平(b)低电平(c)高电平、低电平均可
251058由555集成定时器构成的多谐振荡器的功能是()。
(a)输出一定频率的矩形波
(b)将变化缓慢的信号变为矩形波
(c)输出一定频率的正弦波
261585基本RS触发器Q的初始状态为“0”,根据给出的和的波形,试画出Q的波形,并列出状态表。
271589逻辑电路图及A,B,C的波形如图所示,试画出Q的波形(设Q的初始状态为“0”)。
281595逻辑电路图及C脉冲的波形如图所示,试画出触发器输出,的波形(设,的初始状态均为“0”)。
291600已知逻辑电路畋及A,B,D和C脉冲的波形如图所示,试写出J,K的逻辑式,并列出Q的状态表。
301608已知逻辑电路图及和的波形,试画出输出,的波形(设,的初始状态均为“0”)。
311618已知逻辑电路图及C脉冲的波形,试写出各触发器J,K及D的逻辑式,并列出,,,的状态表(设,,,初始状态均为“0”)。
321620已知逻辑电路图和C脉冲的波形,试画出输出及的波形图(设,初始状态均为“1”)。
331638逻辑电路如图所示,写出D的逻辑式,列出Q随输入A变化的状态表,说明该图相当于何种触发器。
341655设触发器的初始状态为“0”,已知C脉冲及各输入的波形,试画出触发器输出Q的波形。
图1为可控RS触发器,图2为维持阻塞D触发器图3为主从JK触发器。
351666已知逻辑电路图及C,,的波形,列出逻辑状态表,说明其逻辑功能(设,的初始状态均为“0”)。
361680已知下示逻辑电路图及COUNT、C脉冲波形,试画出输出,,的波形(设,,的初始状态均为“0”)。
371687逻辑电路如图所示,各触发器的初始状态均为“0”,试列出其状态表。
C
C
0
5
1
6
2
7
3
8
4
9
381695列出如下所示逻辑电路图的状态表,已知C脉冲波形,试画出输出,,的波形(设触发器的初始状态均为“0”)。
391716计数器的波形如图所示,C为时钟脉冲,,,为各触发器的输出,试列出其状态表。
401725555集成定时器组成的电路如图1所示。
输出的波形如图2所示。
试定性画出输入的波形,并说明由555集成定时器和R、C组成的是何种触发器(单稳态、双稳态、无稳态)?
411735由555集成定时器组成的电路如图所示。
合上开关S以后,发光二极管、交替发亮。
已知,=0.01,=0.47,=100k,=2.2M,=150,=100。
试分别计算、每次发亮的时间。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 触发器 时序 逻辑电路