电子技术基础实验报告文档格式.docx
- 文档编号:17044810
- 上传时间:2022-11-28
- 格式:DOCX
- 页数:25
- 大小:44.25KB
电子技术基础实验报告文档格式.docx
《电子技术基础实验报告文档格式.docx》由会员分享,可在线阅读,更多相关《电子技术基础实验报告文档格式.docx(25页珍藏版)》请在冰豆网上搜索。
将测量数据及实验结果填入表3-2中。
表3-2
Vi(mV)
Vi′(mV)
Ri(?
)
V∞(V)
V0(V)
R0(?
2、观察静态工作点对放大器输出波形的影响,将观察结果分别填入表3-3,3-4中。
●输入信号不变,用示波器观察正常工作时输出电压Vo的波形并描画下来。
●逐渐减小RP2的阻值,观察输出电压的变化,在输出电压波形出现明显失真时,把失真的波形描画下来,并说明是哪种失真。
(如果RP2=0Ω后,仍不出现失真,可以加大输入信号Vi,或将Rb1由100KΩ改为10KΩ,直到出现明显失真波形。
●逐渐增大RP2的阻值,观察输出电压的变化,在输出电压波形出现明显失真时,把失真波形描画下来,并说明是哪种失真。
如果RP2=1M后,仍不出现失真,可以加大输入信号Vi,直到出现明显失真波形。
表3-3
阻值
波形
何种失真
正常
不失真
RP2减小
饱和失真
RP2增大
截止失真
●调节RP2使输出电压波形不失真且幅值为最大(这时的电压放大倍数最大),测量此时的静态工作点Vc、VB、Vb1和VO。
表3-4
VB(V)
VO(V)
五、实验报告
1、分析输入电阻和输出电阻的测试方法。
按照电路图连接好电路后,调节RP2,使Vc的值在6-7V之间,此时使用万用表。
接入输入信号1khz20mv后,用示波器测试Vi与Vi’,记录数据。
用公式计算出输入电阻的值。
在接入负载RL和不接入负载时分别用示波器测试Vo的值,记录数据,用公式计算出输出电阻的值。
2、讨论静态工作点对放大器输出波形的影响。
静态工作点过低,波形会出现截止失真,即负半轴出现失真;
静态工作点过高,波形会出现饱和失真,即正半轴出现失真。
实验四负反馈放大电路
1、熟悉负反馈放大电路性能指标的测试方法。
2、通过实验加深理解负反馈对放大电路性能的影响。
二、实验设备
1、实验台2、示波器3、数字万用表
1、熟悉单管放大电路,掌握不失真放大电路的调整方法。
2、熟悉两级阻容耦合放大电路静态工作点的调整方法。
3、了解负反馈对放大电路性能的影响。
四、实验电路
实验电路如图4-1所示:
图4-1
实验注意事项:
实验中如发现寄生振荡,可采用以下措施消除:
1、重新布线,尽可能走短线。
2、避免将输出信号的地引回到放大器的输入级。
3、T1管cb间接30pF的电容。
4、分别使用测量仪器,避免互相干扰。
五、实验内容及步骤
1、调整静态工作点
连接α、α’点,使放大器处于反馈工作状态。
经检查无误后接通电源。
调整RP1、RP2(记录当前有效值),使VC1=(6~7V)、VC2=(6~7V),测量各级静态工作点,填入表4-1中。
断开电路测量并记录偏置电阻
表4-1
待测参数
VC1
VB1
VE1
VC2
VB2
VE2
RA
RB
计算值
测量值
28kΩ
Ω
相对误差
2、观察负反馈对放大倍数的影响。
●从信号源输出Vi频率为1KHz幅度小于2mV(保证输出波形不失真)的正弦波。
●输出端不接负载,分别测量电路在无反馈(α,α’断开)与有反馈工作时(α与α’连接)空载下的输出电压Vo,同时用示波器观察输出波形,注意波形是否失真。
若失真,减少Vi并计算电路在无反馈与有反馈工作时的电压放大倍数AV,记入表4-2中。
表4-2
待测参数
工作方式
Av(测量)
Av(理论)
无反馈
RL=∞
580
RL=
430
有反馈
495
375
3、观察负反馈对放大倍数稳定性的影响。
RL=,改变电源电压将Ec从12V变到10V。
分别测量电路在无反馈与有反馈工作状态时的输出电压,注意波形是否失真,并计算电压放大倍数,稳定度。
记入表4-3中。
表4-3
EC=12V
EC=10V
V0(v)
AV
4、观察负反馈对波形失真的影响
●电路无反馈,Ec=12V,RL=,逐渐加大信号源的幅度,用示波器观察输出波形出现临界失真,用毫伏表测量Vi、Vo和V0P-P值,记入表4-4中。
●电路接入反馈(a与a′连接),其它参数不变,用毫伏表测量Vi、Vo和V0P-P值,记入表4-4中。
●逐渐加大信号源的幅度,用示波器观察输出波形出现临界失真,用毫伏表测量Vi、Vo和V0P-P值,记入表4-4中。
表4-4
Vi(mV)
V0P-P(V)
临界
2
Vi同无反馈
V。
同无反馈
2,96
5、*幅频特性测量(对带宽的影响)
在上述实验基础上,不接负载、EC=12V,分别在有、无反馈的情况下调信号源使f改变(保持Vi不变)测量Vo,且在处多测几点,找出上、下限频率。
数据记入表4-5和表4-6中。
表4-5
频率
方式
f(KHz)
15
Vo(V)
表4-6
11
六、实验报告
1、整理实验数据,填入表中并按要求进行计算。
2、总结负反馈对放大器性能的影响。
有负反馈,放大器的放大倍数降低了,提高放大信号的稳定性,减小失真。
实验七运算放大器的基本运算电路
1、了解运算放大器的基本使用方法。
2、应用集成运放构成的基本运算电路,测定它们的运算关系。
1、学会使用线性组件uA741。
1、实验台2、示波器3数字万用表。
三、实验说明
运算放大器有三种连接方式:
反相、同相和差动输入,本实验主要做比例运算。
1、调零:
按图7-1接线,接通电源后,调节调零电位器RP,使输出Vo=0(小于±
10mV),运放调零后,在后面的实验中均不用调零了。
图7-1
2、反相比例运算:
电路如图7-2所示,根据电路参数计算Av=VO/Vi=?
按表7-1给定的Vi值计算和测量对
应的V0值,把结果记入表7-1中。
图7-2
反相比例运算表7-1
Vi(V)
理论计算值V0(V)
-10
-11
-12
实际测量值V0(V)
失真
实际放大倍数Av
10
临界失真值:
3、同相比例运算:
电路图如7-3所示:
图7-3
根据电路参数,按给定的Vi值计算和测量出对应不同Vi值的Vo值,把计算结果
和实测数据填入表7-2中。
同相比例运算表7-2
理论计算值V0(V)
12
实际测量值V0(V)
实际放大倍数AV
1、整理实验数据,填入表中。
2、分析各运算关系。
经过实际测量与运算,可知比例为10倍。
3、分析Vi超过V时,输出Vo电压现象。
由于实验器材等的影响在Vi=的时候失真。
Vi超过时,V。
更是出现失真现象,示波器得到不规则的正弦图
数字部分实验
实验二组合逻辑电路分析
一.实验目的
1.掌握组合逻辑电路的分析方法
2.验证半加器、全加器、半减器、全减器、奇偶校验器、原码/反码转换器逻辑功能。
二、实验设备及器件
1.SAC-DS4数字逻辑实验箱1个
2.万用表1块
3.74LS00四二输入与非门3片
4.74LS86四二输入异或门1片
三、实验内容与步骤
1、分析半加器的逻辑功能
(1)用两片74LS00(引脚见附录)按图4-1接线。
74LS00芯片14脚接+5V,7脚接地。
图4-1
(2)写出该电路的逻辑表达式,列真值表
(1)按表4-1的要求改变A、B输入,观测相应的S、C值并填入表4-1中。
(2)比较表4-1与理论分析列出的真值表,验证半加器的逻辑功能。
输入
输出
A
B
S
C
1
2、分析全加器的逻辑功能
1)用三片74LS00按图4-2接好线。
74LS00芯片14脚接+5v,7脚接地.
图4-2
2)析该线路,写出Sn、Cn的逻辑表达式,列出其真值表。
3)表4-2利用开关改变An、Bn、Cn-1的输入状态,借助指示灯或万用表观测Sn、Cn的值填入表4-2中。
4)表4-2的值与理论分析列出的真值表加以比较,验证全加器的逻辑功能。
输入
An
Bn
Cn-1
Sn
Cn
3、分析半减器的逻辑功能
(1)用两片74LS00按图4-3接好线。
图4-3
(2)分析该线路,写出D、C的逻辑表达式,列出真值表。
(3)按表4-3改变开关A、B状态,观测D、C的值并填入表4-3中。
(4)将表4-3与理论分析列出的真值表进行比较,验证半减器的逻辑功能。
输出
D
4、分析全减器的逻辑功能
图4-4
(1)用一片74LS86和两片74LS00按图4-4接线。
各片的14脚接+5V,7脚接地。
(2)分析该线路,写出Dn、Cn的逻辑表达式,列出真值表。
(3)按表4-4改变An、Bn、Cn-1的开关状态,借助万用表或指示灯观测输出Dn、Cn的状态并填入表4-4中。
(4)对比表4-4和理论分析列出的真值表,验证全减器的逻辑功能。
Dn
5、分析四位奇偶校验器的逻辑功能
1)用74LS86按图4-5接好线。
74LS86芯片14脚接+5v,7脚接地.
图4-5
2)分析该线路,写出逻辑表达式,列出真值表。
3)按表4-5改变A、B、C、D开关状态,借助指示灯或万用表观测输出F状态,填
入表4-5中。
4)对比表4-5与理论分析列出的真值表,验证奇偶校验器的逻辑功能。
Q
五、实验报告要求
1、将各组合逻辑电路的观测结果认真填入表格中。
2、分析各组合逻辑电路的逻辑功能。
半加器:
不考虑来自低位的进位而只将两个1位二进制数相加。
全加器:
两个多位二进制相加时,出最低位以外,其他每一位相加都要考虑低位的进位。
全减器:
采用本位结果和借位来显示,将两个二进制数进行减法运算。
3、学会用与非门设计半加器、全加器、半减器、全减器。
4、独立操作,交出完整的实验报告。
实验三3/8译码器
1、掌握中规模集成电路译码器的工作原理及逻辑功能。
1、学习译码器的灵活应用。
1.SAC-DS4数字逻辑电路实验箱1个
3.74LS1383-8线译码器2片
4.74LS20双四输入与非门1片
74LS138管脚图见附录,其与非门组成逻辑图见图5-1。
图5-1
控制输入端S1=1,S2=S3=0,译码器工作,否则译码器禁止,所有输出端均为高电平。
1、译码器逻辑功能测试
1)按图5-2接线。
图5-2
2)根据表5-1,利用开关设置S1、S2、S3、及A2、A1、A0的状态,借助指示灯或万用表观测Q0-Q7的状态,记入表5-1中。
表5-1
S1
S2
S3
A2
A1
A0
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Φ
2、用两片74LS138组成4-16线译码器
按图5-3接线,利用开关改变输入D0-D3的状态,借助指示灯或万用表监测输出端,记入表5-2中,写出各输出端的逻辑函数。
图5-3
表5-2
D3
D2
D1
D0
Q8
Q9
Q10
Q11
Q12
Q13
Q14
Q15
3、利用译码器组成全加器线路
用74LS138和74LS20按图5-4接线,74LS20芯片14脚接+5v,7脚接地.利用开关改变输入Ai、Bi、Ci-1的状态,借助指示灯或万用表观测输出Si、Ci的状态,记入表5-3中,写出输出端的逻辑表达式。
图5-4
S1
Ai
Bi
Ci-1
Si
Ci
表5-3
四、实验要求:
1、整理各步实验结果,列出相应实测真值表。
输入
输出
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
2、总结译码器的逻辑功能及灵活应用情况。
只有当S。
=1、S1+S2=0,译码器才处于正常工作,否则被禁止。
其中A2、A1、A0为地址输入端,Y0~Y7为译码输出端,S1、S2、S3为使能端。
译码器将每种二进制代码组合译成对应的一根输出线上的电平信号,3-8译码器是3位二进制代码,八种组合,故有8个对应的输出信号。
实验五数据选择器实验
1、掌握中规模集成电路数据选择器的工作原理及逻辑功能。
2、学习数据选择器的应用。
1.SAC-DS4数字逻辑电路实验箱1个
2.万用表1块
3.74LS153双四选一数据选择器1片
74LS153双四选一数据选择器,其引脚图见附录。
两个选择器各有一个控制端(S1、S2),共用一组输入选择代码A0-A1,输出为原码,其内部逻辑图如图9-1所示。
图9-1
1、74LS153双四选一数据选择器功能测试
1)按图9-2接线。
图9-
2)利用开关按表9-1改变输入选择代码的状态及输入数据的状态,借助指示灯或万用表观测输出Q的状态填入表9-1中。
表9-1
D。
2、用74LS153双四选一数据选择器实现全加功能
1)全加器的真值表
表9-2全加器的真值表
表中S为全加器的和,C为向高位进位。
2)用“74LS153双四选一数据选择器”的8个置数端实现Cn-1,则全加器功能如下表:
表9-3“双四选一数据选择器”构成全加器功能表
C1
C2
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子技术 基础 实验 报告