数电课后习题Word文档格式.docx

数电课后习题Word文档格式.docx

《数电课后习题Word文档格式.docx》由会员分享，可在线阅读，更多相关《数电课后习题Word文档格式.docx（12页珍藏版）》请在冰豆网上搜索。

输入短路电流Iis=

高电平输入漏电流IiH=

阈值电平UT=

开门电平UON=

关门电平UOFF=

低电平噪声容限UNL=

高电平噪声容限UNH=

最大灌电流IOLMax=

扇出系数N=

2.3TTL门电路输入端悬空时，应视为

（高电平，低电平，不定）此时如用万用表测量其电压，读数约为

（3.5V，0V，1.4V）。

2.4CT74、CT74H、CT74S、CT74LS四个系列的TTL集成电路，其中功耗最小的为

速度最快的为

综合性能指标最好的为

2.5CMOS门电路的特点：

静态功耗

（很大，极低）；

而动态功耗随着工作频率的提高而

（增加，减小，不变）；

输入电阻

（很大，很小）；

噪声容限

（高，低，等）于TTL门。

2.6集电极开路门（OC门）在使用时须在

之间接一电阻（输出与地，输出与输入，输出与电源）。

2.7图2.3所示电路中，G1、G2、G3是74LS系列的OC门，输出高电平时漏电流Icex=100μA，其输出电流ILOmax=8mA；

G4、G5、G6是74LS系列的与非门，其输入电流IiL=400μA，IiH=20μA。

试计算电阻RL的取值范围。

2.8图T2.4中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。

当C=1或C=0以及S通或断等不同情况下，U01和U02的电位各是多少？

请填入表中，如果G2的悬空的输入端改接至0.3V，上述结果将有何变化？

2.9图T2.5示电路为TTL门电路，若用高内阻电压表各图M点的电压，估算一下量测出M点的电压为多少伏，并说明理由。

2.10图T2.6示电路为TTL门电路，非门的输入短路电流

，高电平输入电流为

，当门1输入A为“1”或“0”时，问各流入门1输出端的电流为多少毫安？

2.11某同学按照上图线路做实验时，当A=“1”时，M点的电压VM=1.6V左右，试分析原因。

2.12图T2.7所示电路为TTL三态门。

三态门控制端

波形如图所示，试分析此电路能否正常工作，

2.13图T2.8为由TTL“与非”门组成的电路，输入A、B的波形如图所示，试画出V0的波形。

2.14图T2.9中门1、2、3均为TTL门电路，平均延迟时间为20ns，画出VO的波形。

第三章组合数字电路

习题：

3.1分析图图T3.1所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。

3.2逻辑电路如图T3.2所示：

1、写出S、C、P、L的函数表达式；

2、当取S和C作为电路的输出时，此电路的逻辑功能是什么？

3.3图T3.3为由三个全加器构成的电路试写出其输出F1，F2，F3，F4的表达式。

3.4图T3.4为由集成四位全加器74LS283和或非门构成的电路，已知输入DCBA为BCD8421码，写出B2B1的表达式，并列表说明输出D'

C'

B'

A'

为何种编码？

3.5图T3.5是由3线/8线译码器74LS138和与非门构成的电路，试写出P1和P2的表达式，列出真值表，说明其逻辑功能。

3.6图T3.6是由八选一数据选择器构成的电路，试写出当G1G0为各种不同的取值时的输出Y的表达式。

3.7某水仓装有大小两台水泵排水，如图T3.7所示。

试设计一个水泵启动、停止逻辑控制电路。

具体要求是当水位在H以上时，大小水泵同时开动；

水位在H、M之间时,只开大泵；

水位在M、L之间时，只开小泵；

水位在L以下时,停止排水。

（列出真值表，写出与或非型表达式，用与或非门实现，注意约束项的使用）

3.8仿照全加器设计一个全减器，被减数A，减数B，低位来的借位J0，差为D，向上一位的借位为J。

要求：

1、列出真值表，写出D、J的表达式；

2、仿全加器，用二输入与非门实现；

3、用最小项译码器74LS138实现；

4、用双四选一数据选择器实现。

3.9设计一组合数字电路，输入为四位二进制码B3B2B1B0，当B3B2B1B0是BCD8421码时输出Y=1；

否则Y=0。

列出真值表，写出与或非型表达式，用集电极开路门实现。

3.10设计一显示译码器，输入三个变量，输出控制共阳极数码管显示六个字形，字形从0-9及A-Z中任选，要求用与非门实现。

3.11试用最小项译码器74LS138和和一片74LS00实现逻辑函数：

3.12试用四位全加器74LS283和二输入与非门实现BCD8421码到BCD5421码的转换。

3.13设计一个8421码转换成格雷码的转换电路。

列出表达式，用“异或”门实现之。

3.14设计一个多功能组合数字电路，实现下表所示逻辑功能。

表中C1，C0为功能选择输入信号；

A，B为输入变量；

F为输出。

1、列出真值表，写出F的表达式；

2、用八选一数据选择器和门电路实现。

3.15用8选1数据选择器实现下列函数：

3.16分析图3.8（a）所示电路,写出L，Q，G的表达式，列出真值表，说明它完成什么逻辑功能；

用图3.8（a）所示电路与集成四位数码比较器（如图3.8（b）所示）构成一个五位数码比较器。

3.17要实现逻辑函数

，能否只使用一片集成电路，是什么型号，如何连线？

3.18分析图T3.9所示电路中，当A、B、C、D只有一个改变状态时，是否存在竞争冒险现象？

如果存在，都发生在其他变量为何种取值的情况下？

第四章触发器和定时器

4.1图T4.1（a）是由与非门构成的基本R-S触发器，试画出在图（b）所示输入信号的作用下的输出波形。

4.2分析图T4.2所示电路，列出特性表，写出特性方程，说明其逻辑功能。

4.3由CMOS

门构成的电路如图T4.3（a）所示，请回答：

（1）C=0时该电路属于组合电路还是时序电路？

C=1时呢？

（2）分别写出输出Q（或

）的表达式；

（3）已知输入A,B,C的波形如图T4.3（b）,请画出对应的输出Q的波形。

4.4已知CP和D的波形如图T4.4所示，试对应画出习题4.2中电路的输出Q1及维持阻塞型D触发器的输出Q2的波形。

（Q1Q2的初始状态为“0”）

4.5请用一个与门和一个D触发器构成一个T触发器。

4.6试写出图T4.5（a）中各TTL触发器输出的次态函数（

），并画出在图（b）所示CP波形作用下的输出波形。

（各触发器的初态均为“0”）

4.7时序逻辑电路如图T4.6（a）所示，触发器为维持阻塞型D触发器，初态均为“0”

（1）画出在图（b）所示CP作用下的输出Q1Q2和Z的波形；

（2）分析Z与CP的关系。

4.8根据特性方程，外加与非门将D触发器转换为J-K触发器；

若反过来将J-K触发器转换为D触发器，当如何实现？

4.9已知电路及CPA的波形如图T4.7（a）和（b）所示，设触发器的初态为“0”，试画出输出端B和C的波形。

4.10试画出图T4.8（a）所示电路在图（b）所示输入信号CPX作用下的输出Q1、Q2和Z的波形（Q1、Q2的初态为“0”）。

4.11图T4.9（a）为由555定时器和D触发器构成的电路，请问：

（1）555定时器构成的是那种脉冲电路？

（2）在图（b）中画出Uc，U01，U02的波形；

（3）计算U01和U02的频率。

（4）如果在555定时器的第5脚接入4V的电压源，则U01的频率将变为多少？

4.12图T4.10（a）是由555定时器构成的单稳态触发电路。

（1）简要说明其工作原理；

（2）计算暂稳态维持时间tw

（3）画出在图（b）所示输入ui作用下的uC和uO的波形。

（4）若ui的低电平维持时间为15ms，要求暂稳态维持时间tw不变，应采取什么措施？

4.13由555定时器构成的施密特触发器如图T4.11（a）所示

（1）在图（b）中画出该电路的电压传输特性曲线；

（2）如果输入ui为图（c）的波形；

所示信号，对应画出输出uO的波形；

（3）为使电路能识别出ui中的第二个尖峰，应采取什么措施？

（4）在555定时器的哪个管脚能得到与3脚一样的信号，如何接法？

4.14图4.12为由两个555定时器接成的延时报警器，当开关S断开后，经过一定的延迟时间td后扬声器开始发出声音，如果在迟延时间内闭合开关，扬声器停止发声。

在图中给定的参数下，计算延迟时间td和扬声器发出声音的频率。

第五章时序数字电路

5.1分析图T5.1所示时序电路，作出它的状态表和状态图。

作出电平输入X序列为1011100时电路的时序图。

5.2分析图T5.2所示时序电路，作出它的状态表和状态图并作当X1=1111110及X2=0110110时的时序图（设触发器初态为“00”）。

5.3分析图T5.3所示时序电路，作出它的状态图和时序图。

起始状态Y2Y1Y0=000。

5.4画出图T5.4所示时序电路的状态图和时序图，起始状态为Y3Y2Y1Y0=0001。

5.5画出图5.5图所示同步十进制减法计数器的状态图和时序图。

5.6图T5.6所示电路是为某接收机而设计的分频电路，初始状态为“00”，问：

（1）当X1X2=“00”；

（2）当X1X2=“01”；

（3）当X1X2=“11”时，各种状态为几分频？

画出波形图。

5.7同步4位二进制计数器的功能表及逻辑符号如图T5.7（a）所示。

如果同步二进制计数器

按图T5.7（b）所示电路连接，要求：

（1）列出该计数器的计数顺序。

（2）QD端输出是几分频、占空比是多少？

5.8指出下列各种触发器中，哪些能组成移位寄存器，哪些不能；

如果能，在（）内打对号，否则打×

（1）基本R-S触发器（）；

（2）同步R-S触发器（）；

（3）主从J-K触发器（）；

（4）维持阻塞D触发器（）；

（5）边沿J-K触发器（）；

（6）CMOS主从D触发器（）。

5.9用维持阻塞D触发器和与非门设计一个三位右移寄存器，用一控制端X控制，当X=0时能串行输入新数据DI，当X=1时具有自循环功能。

5.10按照规定的状态分配，分别写出采用D触发器、J—K触发器来实现状态表5.1所示的时序逻辑电路。

5.11用负边沿J—K触发器及2输入4输出变量译码器，设计一个4相时钟分配器。

5.12用J—K触发器设计一个可控计数器，当控制端C=1时，实现000→100→110→111→011→000；

当C=0时，实现000→100→110→010→011→000计数。

要求写出：

（1）状态图；

（2）状态表；

（3）状态方程；

（4）检查能否自启动，画出状态图；

（5）画出逻辑图。

5.13用J—K触发器设计“1011”序列检测器。

（3）三种独立的状态分配方案；

（4）分别写出三种分配方案的状态方程；

（5）画出最佳设计的逻辑图。

5.14用正边沿D触发器及其他门电路，设计一个节拍发生器，节拍顺序如图T5.8所示，写出设计过程。

5.15用正边沿D型触发器设计一个满足图T5.9所示波形要求的逻辑电路，CP、X为输入，，写出设计过程。

5.16用正边沿D触发器设计一个具有如下功能的电路（电路如图T5.10所示）。

（1）开关K处于位置1（即X=0）时，输出ZW=00；

（2）当开关K掷到2（即X=1）时，电路要产生完整的系列输出，即ZW：

00→01→11→10（开始X在位置1）；

（3）如果完整的系列输出后，K仍在位置2，则ZW一直保持10状态，只有当K回到位置1时，ZW才重新回到00。

（1）画出最简状态图；

（2）列出状态表；

（3）给定状态分配；

（4）写出状态方程及输出方程；

5.17分析图T5.11所示由74LS161构成的电路。

（1）画出完整的状态转换图；

（2）画出Qd相对于CP的波形，说明是几分频，Qd的占空比是多少。

5.18分析图T5.12中的电路，说明它们分别是多少进制计数器？

并回答：

（1）若将图（a）中与非门G的输出改接至Cr端，而令LD=1，画出状态转换转图，电路变为几进制？

（2）图（b）电路的输出采用的是何种编码？

列出状态转换表。

5.19试用两片74LS161组成模为90的计数器，要求两片间采用异步串级法，并工作可靠。

5.20图T5.13为由集成异步计数器74LS90、74LS93构成的电路，试分别列出状态转换表，说明它们是多少进制的计数器。

5.21分析图T5.14所示电路的工作过程

1、画出对应CP的输出QaQdQc和Qb的波形和状态转换图（Qa为高位）

2、按QaQdQcQb顺序电路给出的是什么编码？

3、按QdQcQbQa顺序电路给出的编码又是什么样的？

5.22图T5.15所示为一可变进制计数器。

其中74LS138为3线/8线译码器，当S1=1且

时，它进行译码操作，即当A2A1A0从000到111变化时

依次被选中而输出低电平。

T1153为四选一数据选择器。

试问当MN为各种不同输入时，可组成几种不同进制的计数器？

分别是几进制？

简述理由。

第六章大规模集成电路

6.1填空：

1、按构成材料的不同，存储器可分为磁芯和半导体存储器两种。

磁芯存储器利用

来存储数据；

而半导体存储器利用

来存储数据。

两者相比，前者一般容量较

而后者具有速度

的特点。

2、半导体存储器按功能分有

和

两种。

3、ROM主要由

两部分组成。

按照工作方式的不同进行分类，ROM可分为

、

三种。

4、某EPROM有8数据线，13位地址线，则其存储容量为

5、在系统可编程逻辑器件简称为

器件，这种器件在系统工作时

（可以、不可以）对器件的内容进行重构，它包括

、三种系列的产品。

6、对isp器件进行编程时

（需要、不需要）专门的编程器，对GAL器件进行编程时

（需要、不需要）专门的编程器。

7、对GAL器件和ispLSI器件进行编程时可以选用下列那几种输入方式。

a）原理图方式

b）ABEL-HDL语言

c）VHDL语言

d）原理图与ABEL语言混合输入方式

e）FM输入方式

6.2图T6.1是16×

4位ROM，A3A2A1A0为地址输入，D3D2D1D0为数据输出，试分别写出D3，D2，D1和D0的逻辑表达式。

6.3用16×

4位ROM作成两个两位二进制数相乘（A1A0×

B1B0）的运算器，列出真值表，画出存储矩阵的结点图。

6.4由一个三位二进制加法计数器和一个ROM构成的电路如图T6.2（a）所示

1、写出输出F1、F2和F3的表达式；

2、画出CP作用下F1、F2和F3的波形（计数器的初态为“0”）

6.5用PLA的与或ROM对实现全加器。

6.6用ispLSI器件实现一个用于步进电机驱动电路的序列脉冲发生器，步进电机有ABCDE五相绕组，工作时的导通顺序为AB--ABC--BC--BCD--CD--CDE--DE--DEA--EA--EAB--AB。

（用五个D触发器实现）。

1列出状态转换表，写出状态方程，

2用ABEL-HDL或VHDL语言编写程序。

6.7试分析图T7.3所示电路的工作原理，画出输出电压Uo的波形。

（表6.1中列出的是2716的十六个地位地址单元中所存的数据）

第七章数模与模数转换器

7.1填空

1、8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平，则输出电压为

若输入为10001000，则输出电压为

2、A/D转换的一般步骤包括

3、已知被转换信号的上限频率为10kHZ，则A/D转换器的采样频率应高于

完成一次转换所用时间应小于

4、衡量A/D转换器性能的两个主要指标是

5、就逐次逼近型和双积分型两种A/D转换器而言，

抗干扰能力强；

转换速度快。

7.2试分析图T7.1所示电路的工作原理，画出输出电压Uo的波形。

（表7.1中列出的是2716的十六个地位地址单元中所存的数据）

7.3图T7.2为一个由四位二进制加法计数器，D/A转换器，电压比较器和控制门组成的数字式峰值采样电路。

若被检测信号为一个三角波，试说明该电路的工作原理（测量前在Rd端加负脉冲，使计数器清零）

7.4双积分型A/D转换器如图T7.3所示，请简述其工作原理并回答下列问题：

1、若被检测电压UI（max）=2V，要求能分辨的最小电压为0.1mV,则二进制计数器的容量应大于多少？

需用多少位二进制计数器？

2、若时钟频率fCP=200kHZ，则采样时间T1=?

3、若fCP=200kHZ，UI<

ER=2V，欲使积分器输出电压UO的最大值为5V，积分时间常数RC应为多少。

7.5有一个逐次逼近型8位A/D转换器，若时钟频率位250kHZ。

1、完成一次转换需要多长时间？

2、输入ui和D/A转换器的输出uo的波形如图T7.4所示，则A/D转换器的输出为多少？