多进制数字相位调制系统课程设计要点Word文件下载.docx
- 文档编号:16938040
- 上传时间:2022-11-27
- 格式:DOCX
- 页数:12
- 大小:226.21KB
多进制数字相位调制系统课程设计要点Word文件下载.docx
《多进制数字相位调制系统课程设计要点Word文件下载.docx》由会员分享,可在线阅读,更多相关《多进制数字相位调制系统课程设计要点Word文件下载.docx(12页珍藏版)》请在冰豆网上搜索。
在修改和升级时,不需额外地改变PCB
电路板,只是在计算机上修改和更新程序,使硬件设计工作成为软件开发工作,缩短了系统设计的周期,提高了实现的灵活性并降低了成本。
数字调制技术是现代通信系统中的关键技术之一,调制器性能的优劣将直接影响通信质阜的好坏。
用可编程逻辑器件通过对器件内部的设计来实现系统功能,是一种基于芯片的设计方法。
将可编程逻辑器件应用于数字通信系统的调制解调,可大大减轻电路设计和电路板设计的丁作量和难度,有效地增强设计的灵活性,提高工作效率。
本文研究了基于FPGA的MPSK调制电路的实现方法,并给出了仿真结果。
2MPSK调制解调的原理
2.1MPSK调制原理
它利用具有多个相位状态的正弦波来代表多组二进制信息码元,即用载波的一个相位对应于一组二进制信息码元。
如果载波有2^k个相位,它可以代表k位二进制码元的不同码组。
多进制相移键控也分为多进制绝对相移键控和多进制相对(差分)相移键控。
在MPSK信号中,载波相位可取M个可能值,
因此,MPSK信号可表示为
假定载波频率是基带数字信号速率的整数倍,则上式可改写为:
上式中,g(t)是高度为1,宽度为Tb的门函数,Tb为M进制码元的持续时间,亦即k(k=
)比特二进制码元的持续时间,
为第n个码元对应的相位,共有M种不同取值,令:
,
这样可得:
。
上式表明,MPSK信号可等效为两个正交载波进行多电平双边带调幅所得已调波之和。
因此其带宽与MASK信号带宽相同,带宽的产生也可按类似于产生双边带正交调制信号的方式实现。
下面以四相相位调制为例进行讨论。
四相调相信号是一种四状态符号,即符号有00、01、10、11四种状态。
所以,对于输入的二进制序列,首先必须分组,每两位码元一组。
然后根据组合情况,用载波的四种相位表征它们。
这种由两个码元构成一种状态的符号码元称为双比特码元。
同理,k位二进制码构成一种状态符号的码元则称为k比特码元。
2.24PSK信号产生
四相PSK(4PSK)信号实际是两路正交双边带信号。
串行输入的二进制码,两位分成一组。
若前一位用A表示,后一位用B表示,经串/并变换后变成宽度加倍的并行码(A、B码元在时间上是对齐的)。
再分别进行极性变换,把单极性码变成双极性码,然后与载波相乘,形成正交的双边带信号,加法器输出形成4PSK信号。
显然,此系统产生的是π/4系统PSK信号。
如果产生π/2系统的PSK信号,只需把载波移相π/4后再加到乘法器上即可。
图1系统4PSK信号的产生原理框图
2.34PSK信号的解调原理
因为4PSK信号是两个正交的2PSK信号的合成,所以可仿照2PSK信号的相干解调方法,用两个正交的相干载波分别检测A和B两个分量,然后还原成串行二进制数字信号,即可完成4PSK信号的解调。
此法是一种正交相干解调法,又称极性比较法,原理图在如下
图2系统4PSK信号解调原理框图
为了分析方便,可不考虑噪声的影响。
这样,加到接收机上的信号在符号持续内可时间表示
两路乘法器的输出分别为
LPF输出分别是
根据π/4移相系统PSK信号的相位配置规定,抽样判决器的判决准则表在下页。
当判决器按极性判决时,若正抽样值判为1,负抽样值判为0,则可将调相信号解调为相应的数字信号。
解调出的A和B再经并/串变换,就可还原出原调制信号。
若解调π/2移相系统的PSK信号,需改变移相网络及判决准则。
表1π/4系统判决器判决准则
3MPSK调制电路VHDL程序及仿真
3.1FPGA中MPSK的实现
图3MPSK调制方框图
注:
电路符号图中没有包含模拟电路部分,输出信号为数字信号。
基带信号通过串/并转换器xx得到2位并行信号yy;
四选一开关
根据yy的数据,选择载波对应的相位进行输出,即得调制信号y。
--文件名:
MPSK
--功能:
基于VHDL硬件描述语言,对基带信号进行MPSK调制
--说明:
调制信号说明如下表所示。
表2调制信号与相位对应表
3.2VHDL程序设计方法
libraryieee;
useieee.std_logic_arith.all;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
entityMPSKis
port(clk:
instd_logic;
--系统时钟
start:
--开始调制信号
x:
--基带信号
y:
outstd_logic);
--调制信号
endMPSK;
architecturebehavofMPSKis
signalq:
integerrange0to7;
--计数器
signalxx:
std_logic_vector(1downto0);
--中间寄存器
signalyy:
--2位并行码寄存器
signalf:
std_logic_vector(3downto0);
--载波f
begin
process(clk)--通过对clk分频,得到4种相位;
并完成基带信号的串并转换
ifclk'
eventandclk='
1'
then
ifstart='
0'
thenq<
=0;
elsifq=0thenq<
=1;
f(3)<
='
;
f
(1)<
xx
(1)<
=x;
yy<
=xx;
elsifq=2thenq<
=3;
f
(2)<
f(0)<
elsifq=4thenq<
=5;
xx(0)<
elsifq=6thenq<
=7;
elseq<
=q+1;
endif;
endif;
endprocess;
y<
=f(0)whenyy="
11"
else
f
(1)whenyy="
10"
f
(2)whenyy="
01"
f(3);
--根据yy寄存器数据,输出对应的载波
endbehav;
3.4仿真结果及分析
图4MPSK调制VHDL程序仿真全图
图5MPSK调制VHDL程序仿真局部放大图1
图6MPSK调制VHDL程序仿真局部放大图2
从仿真结果我们可以看出MPSK数字调制的输出与输入相比存在明显的延迟,4PSK中每两位二进制码元组成一个四进制码元,对应一个相应的输出相位。
同时可以看出CLK时钟信号的频率是输入基带信号的8倍所以一个组合码元的输入输出所占时间均为8倍时钟信号周期。
输出信号的跳变都发生在时钟上升沿,并且只有start信号为高电平是才进行调制。
4MPSK解调程序及仿真结果
4.1解调VHDL程序
解调信号说明如表2所示。
将一个信号周期分成4份,高电平权值分别为0、0、0、0,低电平权值分别为1、1、2、3。
在程序中,clock为系统时钟信号,start为开始调制信号,start为高电平上升沿时开始进行MPSK调制,x为调制信号,y为解调好的基带信号。
表3解调信号说明
载波波形
载波相位
加法器xx
中间信号yyy
0°
0+0+2+3=5
“00”
90°
0+1+2+0=3
“01”
180°
1+1+0+0=2
“10”
270°
1+0+0+3=4
“11”
libraryieee;
entityPL_MPSK2is
port(clock:
--同步信号
endPL_MPSK2;
architecturebehavofPL_MPSK2is
std_logic_vector(2downto0);
--加法器
signalyyy:
--2位并行基代信号寄存器
--寄存xx数据
process(clk)
ifclock'
eventandclock='
y<
=yyy(0);
--把加法计数器的数据送入yy寄存器
ifx='
thenxx<
="
001"
--调制信号x为低电平时,送入加法器的数据“001”
elsexx<
000"
=xx+"
=yyy
(1);
010"
--调制信号x为低电平时,送入加法器的数据“010”
011"
--调制信号x为低电平时,送入加法器的数据“011”
process(yy)--此进程根据yy寄存器里的数据进行译码
ifclk='
andclk'
eventthen
ifyy="
101"
thenyyy<
00"
--yy寄存器“101”对应基带码“00”
elsifyy="
--yy寄存器“011”对应基带码“01”
--yy寄存器“010”对应基带码“10”
100"
--yy寄存器“100”对应基带码“11”
elseyyy<
endbehav;
4.2MPSK解调仿真结果
图7MPSK解调VHDL程序仿真全图
图8MPSK解调VHDL程序仿真局部放大图1
图9MPSK解调VHDL程序仿真局部放大图2
5心得体会
本次课程设计过程中,遇到的一个难点就是程序的调试,本来编写的程序是没错的,但是一旦输入调试软件中就会报告各种错误,有些错误很难找出来,有时候明明设计的一个程序是正确的,但是就是报错,有时候大家一起合作可以找出错误,但是有时候就只能寻求帮助。
从调试中我学到了我们平时自己写程序的时候一定要规范,字体、格式等等,都要严格的按照要求来做。
通过这次课程设计,我也意识到了我对这门课掌握还有一定的不足,还有许多的知识我不了解;
有的是一知半解;
有的即使原理懂了,但在应用方面却是丝毫不知。
所以在今后的学习中,我会更加努力,不仅要学好理论知识,还要把它应用到实践中去,使两者很好的结合起来,互补互助。
6参考文献
【1】徐以涛,沈良,王金龙.FPGA技术在软件无线电中的应用【J】.电信科学,20l1,
【2】樊昌信,通信原理【M】.第五版.北京:
国防工业出版社,2001.
【3】阳晰.高速数字调制解调【D】.成都:
电子科技大学,2005.
【4】损增友.基于FPGA的MPSK调制器的设计【J】.数字技术与应用,2009
【5】詹仙宁,田耘.VHDL开发精解与实例剖析【M】.北京:
电子工业出版社,2009.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多进制 数字 相位 调制 系统 课程设计 要点