Nios II的Boot过程分析Word下载.docx
- 文档编号:16857636
- 上传时间:2022-11-26
- 格式:DOCX
- 页数:40
- 大小:71.66KB
Nios II的Boot过程分析Word下载.docx
《Nios II的Boot过程分析Word下载.docx》由会员分享,可在线阅读,更多相关《Nios II的Boot过程分析Word下载.docx(40页珍藏版)》请在冰豆网上搜索。
几种常见的boot方式
2.1
从EPCS串行存贮器中boot
这种boot方式,FPGA的配置数据和NiosII的程序都存放在EPCS器件中。
FPGA配置数据放在最前面,程序放在后面,程序可能有多个段,每个段前面都插有一个“程序记录”。
一个“程序记录”由2个32位的数据构成,一个是32位的整数,另一个是32位的地址,分别用于表示程序段本身的长度和程序段的运行时地址。
这个“程序记录”用于帮助bootloader把各个程序段搬到程序执行时真正的位置。
EPCS是串行存贮器,NiosII不能直接从EPCS中执行程序,它实际上是执行EPCS控制器的片内ROM的代码(即bootloader),把EPCS中程序的搬到RAM中执行。
2.2
从外部CFI并行flash中boot
这种boot方式还可以分为2种情况。
程序直接在flash中运行。
这种情况程序不需要另外的bootloader,NiosII复位时reset地址(指向flash内部)开始执行程序,程序必须有启动代码用于搬移.rwdata段(因为.rwdata段是可读写的不能存放在flash中),同时如果.RODATA段和.EXCEPTIONS段连接时没有指定在flash中话(比如在RAM中),也会被搬到RAM中,并对.bss段清零,设置栈的指针。
这些工作都在Crt0.s中完成。
程序在RAM(包括On-chipRam,SDRAM,SSRAM…泛指一般的RAM)中运行。
这种情况需要有一个专门的bootloader,它把存放在flash中的各个程序段搬到程序执行时各个段真正的位置。
3
从EPCS中boot
要支持NiosII从EPCS中boot首先要求FPGA器件要支持主动串行配置。
Altera的Cyclone,CycloneII和StratixII系列的FPGA支持主动串行配置。
直到NiosII5.1版本,NiosII从EPCS中boot在StratixII系列的FPGA上实现上仍有问题。
所以这种方式主要用于Cyclone和CycloneII系列的器件。
为了实现这种boot方式,用户必须在SOPCbuilder中添加一个EPCS控制器,无须给它分配管腿,QuartusII会自动给它分配到专用管腿上。
添完EPCS控制器后,SOPCbuilder会给它分配一个baseaddress,这个地址是EPCS控制器本身携带的片上ROM在NiosII系统中的基地址,这个ROM存有一小段bootloader代码,用于引导整个过程。
所以,必须在SOPCbuilder的“NiosIIMore‘CPU’setting”页表中把reset地址设置为这个基地址,使得NiosII复位后从这个地址开始执行以完成整个引导过程。
3.1
EPCS控制器的bootloader分析
EPCS控制器带有一块片内ROM,内有Bootloader代码,NiosII就靠这段代码完成boot过程。
它把EPCS里的NiosII程序映象复制到RAM中,然后跳转到RAM中运行。
由于程序映象是由elf2flash输出的,bootloader对被搬运的程序映象的位置和结构的解读必须和elf2flash工具一致。
FPGA的配置数据从EPCS偏移为0的地址开始存放,紧挨着配置数据后面是一个32位的整数,指示程序段的长度,接着是一个32位的地址,指示程序执行时该程序段的地址,我们把这个长度和地址一起称为“程序记录”,“程序记录”随后就是程序段映象。
一个程序可能有多个程序段,所以也就有多个“程序记录”和程序段映象。
Bootloader必须知道FPGA配置数据的长度以读取配置数据后面的内容,不同型号的FPGA的配置数据长度是不同的,所以必须读取配置数据的头部信息获取配置数据的长度,进而逐个读取程序段映象的长度和运行时地址,然后把程序段映象搬到目的运行时地址。
为了存取EPCS,bootloader构造了一些位置无关汇编代码。
EPCS的存贮布局如下所示:
剩余空间
4字节的最后一个
“程序记录”的目的地址域A
0x00000000,4字节的最后一个
“程序记录”的长度域L
Ln个字节的第n个程序段映象
4字节的第n个程序段的目的地址An
4字节的第n个程序段的长度Ln
…
L2个字节的第2个程序段映象
4字节的第2个程序段的目的地址A2
4字节的第2个程序段的长度L2
Length+8~length+L+7
L1字节的第1个程序段映象
Length+4~length+7
4字节的第1个程序段目的地址A1
Length~length+3
4字节的第1个程序段长度L1
0~length-1
FPGA配置数据,长度为length
当bootloader读取到L时,L=0,表示前面所有的程序记录已经处理完毕,这个是最后的程序记录就直接跳到地址A的地方执行。
显然A必须是程序的入口地址。
如果L=0xffffffff(即-1),那么就忽略A并停机,这样,即使是一个只有FPGA配置数据而没有程序的EPCS也是安全的。
当一个EPCS只有配置数据而没有程序的时候,sof2flash会在配置数据的末尾增加4个字节的0xff使bootloader不会有误动作。
Bootloader的工作流程如下:
3.2
EPCS控制器
EPCS控制器手册没有对EPCS进行详细的说明只是建议用户使用Altera的HAL函数来存取。
其实EPCS控制器由两个独立的部件构成:
1.Rom。
大小是512个字节,也就是128words。
尽管EPCS控制器手册表述了Rom的大小是1K字节,实际上直到NiosII5.1EPCS控制器的Rom仍然是512个字节,因此手册中给出的寄存器偏移地址都需要修正。
2.SPIMaster控制器。
EPCS串行存贮器的接口符合SPI标准。
NiosII可以通过SPIMaster来存取EPCS串行存贮器。
这两个部件的地址(从NiosII的角度看,以字节为单位)安排如下:
偏移地址
寄存器
R/W
位描述
31..0
0x000
BootRomMemory
R
BootLoaderCode
epcs_controller_boot_rom.hex
orepcs_controller_boot_rom.dat
0x004
0x1FC
0x200
RxData
31..8(NotImplemented)
RxData(7..0)
0x204
TxData
W
TxData(7..0)
0x208
Status
31..11
10
9
8
7
6
5
4
3
2
1
EOP
E
RRDY
TRDY
TMT
TOE
ROE
0x20C
Cotrol
IEOP
IE
IRRDY
ITRDY
ITOE
IROE
0x210
Reserved
-
0x214
SlaverEnable
31..16
15
14
13
SS_15
SS_14
SS_13
SS_3
SS_2
SS_1
SS_0
0x218
EndofPacket
Endofcharacter(7..0)
●
RxData寄存器
NiosII从RxData寄存器中读出从EPCS中接收到的数据。
当接收移位寄存器收到满8位的数据,status寄存器的RRDY位被置1,同时数据被传入RxData寄存器。
读取RxData寄存器会把RRDY位清掉,而往RxData写则没有影响。
TxData寄存器
NiosII把要发送的数据写到TxData寄存器。
status寄存器中的TRDY位置1表示TxData寄存器准备好接收来自NiosII的新数据。
TxData被写了之后,TRDY位就被置0,直到数据从TxData转移到发送移位寄存器又会被重新置为1。
Status寄存器
status寄存器包含有指示当前状态的位。
几乎每一位都和control寄存器的一个中断允许位相关。
NiosII任何时候都可以读取status寄存器,不会影响该寄存器的值。
往status寄存器写将清除ROE,TOE和E这些位。
下表描述了各个位的含义:
位
名称
含义
接收溢出错误。
当RxData寄存器数据满的时候(RRDY为1),接收移位寄存器又往RxData寄存器写,那ROE位将被置1。
而新的数据会覆盖老的数据。
往status寄存器写可以把ROE位清0。
发送溢出错误。
如果TxData寄存器数据还没有被转移到发送移位寄存器(TRDY为0),又往TxData寄存器写,那TOE就会被置为1。
新的数被忽略。
往status寄存器写可以清TOE为0。
发送移位寄存器空。
如果一个发送过程正在进行中,那TMT为0;
如果发送移位寄存器为空,则TMT为1。
发送器准备好接收新的发送数据。
当TxData寄存器空的时候,TRDY为1。
接收器准备好送出接收到的数。
当RxData寄存器满的时候,RRDY为1。
有错误产生。
它是TOE和ROE的逻辑或。
只要TOE或ROE中有一个为1,那它也为1。
它给程序提供了一个判断有错误发生的方便的途径。
往status寄存器写可以把E位清0。
包结束标志。
该标志在下列情况下被置1:
1.一个EOP字节被写入TxData寄存器
2.一个EOP字节从RxData寄存器中读出
EOP字节就是EndofPacket寄存器中的EndofCharacter字节。
往status寄存器写可以把EOP位清0。
Control寄存器
control寄存器控制SPIMaster的操作。
NiosII可以在任何时候读取control寄存器而不改变它的值。
大部分control寄存器的位(IROE,ITOE,ITRDY,IRRDY和IE)控制status寄存器相应位的中断。
比如当IROE设为1,就允许当status中的ROE为1时产生中断。
只有当control寄存器和stauts寄存器中的相应位都为1的情况下,SPIMaster才会产生中断。
允许ROE条件满足时产生中断。
允许TOE条件满足时产生中断。
允许TRDY条件满足时产生中断。
允许RRDY条件满足时产生中断。
允许E条件满足时产生中断。
允许EOP条件满足时产生中断。
SSO
强制slaveenable寄存器器中为1的位对应的ss_n有效,即输出电平0。
Slaveenable寄存器
slaveenable寄存器中的某一位置1表示相应的ss_n信号可以被驱动有效(即在control寄存器中写SSO位为1,或者有数据写入TxData寄存器准备开始传送数据)。
Slaveenable寄存器可以多位为1,但是需要有其它逻辑来处理多个SPIslave的冲突问题。
EndofPacket寄存器
EndofPacket寄存器包含EndofCharacter,当某一Avalonmaster读出的RxData寄存器字节和EndofCharacter一样,或者写入TxData的字节和EndofCharacter一样时,SPIMaster产生EOP标志。
如果该Avalonmaster支持endofpacket信号,则会中断传输。
EPCS控制器在例化SPIMaster时使用下列参数:
数据位8位;
SPI时钟SCLK频率20MHz;
MOSI(ASDO)在SCLK的下降沿处输出;
MISO(DATA0)在SCLK上升沿处采样;
SCLK的初始相位为0;
MSB先输出,LSB后输出;
目标延迟100us(即ss_n输出为低到SCLK开始驱动输出时钟脉冲的延迟为100us)。
3.3
EPCS串行存贮器件
Altera的器件手册对EPCS器件有完整清楚的表述。
在readbyte,readstatus和readsiliconID操作时,发出命令后,所要的数据会马上从EPCS的DATA管腿移出。
所以EPCS控制在发出命令后继续发送虚拟数据(比如0或随便什么值),在发送虚拟数据的同时接收EPCS送出的数据,就可以获取所要的数据。
SPI接口的发送和接收是同时的,为了接收数据,你必须发送点什么,尽管这些数据是对方不需要的,同样在你发送命令或数据的同时也会收到点什么,尽管这些也不一定是你需要的。
4
从并行flash中boot
4.1
并行flash配置控制器
NiosII应用常常把NiosII程序和FPGA配置数据都存放在flash中。
这就需要一个配置控制器来驱动flash输出配置数据完成FPGA的配置。
配置控制器可以用一片CPLD来实现。
Flash除了可以存贮FPGA配置数据和NiosII程序外还可以存贮其它数据(比如只读文件系统)。
Flash中的配置数据区还可以分为两个区,一个用于用户逻辑,另一个用于出厂逻辑。
当用户逻辑配置失败后,就会自动使用出厂逻辑,保证任何时候都有一个配置可以工作。
另外,配置控制器还可以接收来自NiosII的重配置请求,并驱动FPGA重新配置,完成FPGA的现场升级。
Stratix开发板的配置控制安排偏移量为0的地方存放NiosII程序,而FPGA用户配置逻辑从偏移量0x600000开始,出厂配置则从偏移量0x700000开始。
Stratix开发板的并行flash配置控制器其实是一个地址序列生成器,地址生成器的输入时钟是板上时钟的4分频(比如,板上的晶振时钟是50MHz,则地址生成器的时钟就是12.5MHz)。
上电的时候,由上电复位芯片提供的复位信号复位,地址生成器初始化为用户逻辑的配置数据的偏移量(比如Stratix板是0x600000),然后开始计数并驱动地址由低往高增长,使flash送出对应地址的配置数据。
配置控制器监测FPGA的config_done信号,一旦发现FPGA配置完成就停止计数,并置flash的地址和其它控制线为高阻,以免影响NiosII对flash的操作。
FPGA配置完成后,内部逻辑开始生效,复位NiosII,NiosII开始从reset地址执行程序。
4.2
直接在Flash中运行程序
嵌入式应用有时希望程序能够直接在flash中运行,以节约RAM空间,降低成本。
为了使程序直接在flash中运行,可以在SOPCbuilder中设置reset地址在flash中,连接程序的时候可以指定程序的.TEXT段和.RODATA段存放在flash中,而让.RWDATA和堆栈放在RAM中(这2个段都是可读写的,不能放在flash中)。
同时还可以在SOPCbuilder中指定exception地址到flash中,也可以节约一点RAM空间。
由于最后的flash映象文件.flash文件(.flash文件其实是.srec格式的文件)中没有bss段,所以程序的开始必须在RAM中建立bss段并清0,同时也把.RWDATA段从flash中拷贝到RAM中(.RWDATA段在程序运行的时候必须在RAM中),并设置好栈,建立好C程序的工作环境然后调用C用户入口函数。
这些工作都是由Crt0.s来完成的。
下面是Crt0.s在flash中运行的工作流程:
4.3
在RAM中运行程序
程序在flash运行通常比在RAM中慢,所以有时也希望程序能够在RAM中运行。
NiosII的reset地址仍然指向flash中(reset地址不能指向RAM,RAM在上电复位时还没有被初始化),在连接程序的时候可以把每个段都指定到RAM中,在SOPCbuilder中也可以把exception部分指定到RAM中。
这样连接生成的可执行文件.elf文件就是适合在RAM中运行的程序。
但在实际应用中这个程序最终存放在flash中,所以需要有一段bootloader代码,用于把flash中的程序映象拷贝到RAM中运行。
工具elf2flash能够根据情况自动给你的程序在生成.flash文件时添加“程序记录”和bootloader。
elf2flash判断其后随参数reset地址(就是NiosII的reset地址)和程序的入口地址是不是一样,如果一样就不添加“程序记录”和bootloader,如果不一样就添加。
这个bootloader根据各个“程序记录”把程序映象拷贝到到RAM中并从RAM中执行。
和EPCS一样,每个“程序记录”由两个32位的数据组成,一个是程序的长度,一个目的执行地址(即程序的运行地址)。
Stratix开发板上flash中的存贮分布如下:
0x700000~0x7FFFFF
出厂逻辑SafeLogic
0x600000~0x6FFFFF
用户逻辑UserLogic
“程序记录”长度域L
4字节的第1个程序段的目的地址A1
4字节的第1个程序段的长度L1
Bootloader
运行完bootloader后仍然要执行Crt0.s,但此时Crt0.s的流程和程序在flash中直接运行的情况有一些区别:
它没有初始化指令cache,也不会企图去装载别的段,这些步骤已经在bootloader中完成。
程序映象已经包含这些段,在搬移程序映象的同时也装载了相应的段(.RODATA段,.RWDATA段和.EXCEPTIONS段),程序映象中不包含.bss段和栈,所以仍然需要清.bss段以及设置栈指针和全局指针。
Bootloader没有存取存贮器数据,因此没有初始化数据cache,所以Crt0.s仍然要初始化数据cache。
5
Bootloader解读
Altera提供了两个bootloader程序,一个用于从EPCS器件中boot,另一个用于从flash器件中boot。
它们的汇编源码和makefile都在C:
\altera\kits\nios2_51\components\altera_nios2\sdk\src\boot_loader_sources目录中。
其中boot_loader.s是公共部分,而boot_loader_epcs_bits.s则用于从EPCS器件中Boot,boot_loader_cfi_bits.s用于从flash中Boot。
5.1
boot_loader.s解读
#ifdefEPCS
#defineFIND_PAYLOADsub_find_payload_epcs//查找EPCS中数据负荷子程序
#defineREAD_INTsub_read_int_from_flash_epcs//从EPCS中读取一个32位word
#defineSTREAMING_COPYsub_streaming_copy_epcs//从EPCS中拷贝流的子程序
#defineCLOSE_DEVICEsub_epcs_close//关闭EPCS器件的子程序
#else
#defineFIND_PAYLOADsub_find_payload_cfi//查找CFI并行flash中数据负荷的子程序
#defineREAD_INTsub_read_int_from_flash_cfi//从CFI并行flash中读取一个32位的word
#defineSTREAMING_COPYsub_streaming_copy_cfi//从CFI并行flash中拷贝流的子程序
#endif
#include"
boot_loader.h"
.globalreset
.global_start
.globalmain
.globalend_of_boot_copier
reset:
_start:
main:
//清除CPU的状态寄存器禁止中断,这个动作在硬件复位的时候其实已经自动完成。
.
wrctlstatus,r_zero
//冲刷指令cache.
//NiosII最多支持64Kbytes的指令cache,所以只初始化了64Kbytes的指令cache
movhir_fl
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Nios II的Boot过程分析 II Boot 过程 分析