对口高考计算机原理3Word文档格式.docx
- 文档编号:16618975
- 上传时间:2022-11-24
- 格式:DOCX
- 页数:24
- 大小:40.59KB
对口高考计算机原理3Word文档格式.docx
《对口高考计算机原理3Word文档格式.docx》由会员分享,可在线阅读,更多相关《对口高考计算机原理3Word文档格式.docx(24页珍藏版)》请在冰豆网上搜索。
用来存放从存储器中取出的指令。
当指令从主存取出暂存于指令寄存器之后,在执行指令的过程中,指令寄存器的内容不允许发生变化,以保证实现指令的全部功能。
存储器数据寄存器(MDR):
用来暂时存放由主存储器读出的一条指令或一个数据字;
反之,当向主存存入一条指令或一个数据字时,也暂时将它们存放在存储器数据寄存器中。
存储器地址寄存器(MAR):
用来保存当前CPU所访问的主存单元的地址。
由于主存和CPU之间存在着操作速度上的差别,所以必须使用地址寄存器来保持地址信息,直到主存的读写操作完成为止。
当CPU和主存进行信息交换,无论是CPU向主存存取数据时,还是CPU从主存中读出指令时,都要使用存储器地址寄存器和存储器数据寄存器。
状态标志寄存器(PSWR):
状态标志寄存器用来存放程序状态字(PSW)。
程序状态字的各位表征程序和机器运行的状态,是参与控制程序执行的重要依据之一。
它主要包括两部分内容:
一是状态标志,如进位标志(C)、结果为零标志(Z)等,大多数指令的执行将会影响到这些标志位;
二是控制标志,如中断标志、陷阱标志等。
计算机系统主要由硬件和软件两大部分组成。
所谓硬件是指由五大基本部件组成的实际装置。
软件则是为了方便用户使用计算机而编写的各种程序,最终转化成一系列机器指令后在计算机上执行。
计算机的指令是机器指令的简称,是计算机硬件能够识别和执行的操作命令,用二进制编码形式表示。
指令系统是一台计算机所能执行的全部指令的集合。
一台计算机的指令系统越丰富,这台计算机的CPU越复杂,其处理能力也越强。
一个完善的指令系统应该具备如下几个方面的特性:
完备性:
指用汇编语言编写各种程序时,指令系统直接提供的指令足够使用,而不必用软件来实现。
完备性要求指令系统丰富、功能齐全、使用方便。
有效性:
指利用该指令系统所编写的程序能够高效率地运行。
高效率主要是指时空效率,即程序在执行时所占用的存储空间小而执行速度快。
规整性包括指令系统的对称性、匀齐性、指令格式和数据格式的一致性。
对称性:
在指令系统中所有的寄存器和存储器单元都可同等对待,所有的指令都可使用各种寻址方式。
匀齐性:
一种操作性质的指令可以支持各种数据类型;
格式一致性:
指令长度和数据长度有一定的关系,以方便处理和存取。
兼容性:
主要指程序的移植性。
至少要能做到”向上兼容”,即低档机上运行的软件可以在高档机上运行。
一般来说,指令包括操作码及地址码两部分。
操作码用来表示各种不同的操作,或者说操作码指明该指令执行什么类型的操作。
地址码指出被操作的数据在内存中存放的位置。
深入讨论指令的构成时,指令中还应以下信息:
操作的种类和性质、操作数的存放地址、操作结果存放地址、下条指令存放地址(保证程序能连续不断地执行下去,直到程序结束)。
指令中用不同的代码段表示上述不同信息,这种代码段的划分和含义,就是指令的编码方式,又叫指令格式。
通常一条指令中包括操作码字段和若干个地址码字段。
有些地址信息可以在指令中明显的给出,称为显地址;
也可以依照某种事先的约定,用隐含的方式给出,称为隐地址。
地址码结构:
根据指令中显地址的个数可以分为如下几种指令格式:
四地址指令:
OP
A1
A2
A3
A4
OP:
操作码;
A1:
第一地址码,存放第一操作数;
A2:
第二地址码,存放第二操作数;
A3:
第三地址码,存放操作结果;
A4:
第四地址码,存放下条要执行指令的地址。
其中:
Ai表示地址,(Ai)表示存放于该地址中的内容。
该指令完成的操作可示意为:
(A1)OP(A2)→A3
三地址指令:
三地址指令中各项含义与四地址指令相同。
由于采用了指令计数器(又称程序计数器,简称PC),省去了A4地址;
用三地址指令编写的程序,其指令在内存中必须依次存放,才能利用程序计数器自动增量的办法顺序执行。
若程序要转向时,必须用转移指令改变程序的执行顺序。
二地址指令:
既作第一操作数地址,又作目的地址;
第二操作数地址。
(A1)OP(A2)→A1
使用二地址指令编写的程序,其指令在内存中也要依次存放,才能用程序计数器自动增量使之顺序执行。
若程序发生转向时,也必须用转移指令改变程序的执行顺序。
当二地址指令执行之后,A1中的内容被修改了。
一地址指令:
指令中只给出一个操作数地址,另一个操作数地址和目的地址则是隐含的。
这个隐含的地址就是运算器的累加寄存器Acc。
A
(Acc)OP(A)→Acc
采用一地址指令编写的程序,其指令在内存中也要顺序存放,由程序计数器自动增量控制其顺序执行。
程序转向时,也用转移指令改变程序的执行方向。
在程序执行前,必须用一条“取数指令”把其中一个操作数放到累加寄存器中。
程序结束后,累加寄存器的内容已被修改。
若要将累加寄存器中的结果送回内存,则必须使用“存数指令”。
零地址指令:
没有操作数地址的指令称为零地址指令。
执行零地址指令时,被运算的操作数地址全部是隐含的,指令格式中只说明作什么操作。
如停机指令就是零地址指令。
操作码表示该指令应进行什么性质的操作。
组成操作码字段的位数一般取决于计算机指令系统的规模,也就是说操作码所占的二进制位数越多,这台计算机所能允许的指令的条数也就越多。
操作码字段的编码方案分两种类型:
第一种类型就是采用定长操作码形式编码,也就是说操作码长度固定不变。
若操作码的长度为k位二进制位,则它最多只能有2K条不同的指令
特点:
有利于简化硬件设计,减少指令译码时间,广泛用于字长较长的大、中型计算机和超级小型计算机中。
第二种类型采用可变长度操作码格式,各种指令操作码的位数不同,即操作码的长度是可变的,且分散地放在指令的不同字段中。
有利于压缩程序中操作码的平均长度,在字长较短的微型机中被广泛应用。
寻址指的是寻找操作数的地址或下一条将要执行的指令地址。
指令寻址可分为顺序寻址和跳跃寻址。
顺序寻址可通过程序计数器PC加“1”,自动形成下一条指令的地址。
跳跃寻址是指程序执行转移指令,需要通过程序转移类指令实现。
即当程序执行到转移指令时,下条指令的地址不再由PC给出,而是由本条指令给出。
为了加大访问范围,又不会使指令过长、程序设计的灵活性变差,需要采用寻址技术,即在地址码中给出的地址并不是数据在主存中的存放的实际地址,而称之为形式地址。
形式地址需要经过某种运算才能够得到能直接访问主存的地址,即有效地址,从形式地址生成有效地址的各种方式称为寻址方式。
几种常用的寻址方式:
1.立即寻址:
数据包含在指令中,只要取出指令,也就取出了可以立即使用的操作数。
立即寻址指令结构:
立即数
2.寄存器寻址:
寄存器寻址指令的地址码部分给出某一个通用寄存器的编号,在这个寄存器中存放着操作数。
操作数S=(寄存器Ri)
比主存存取数据快,因其数量少,故而地址码字段比主存单元地址字段短得多。
3.直接寻址:
指令中地址码给出的地址A就是操作码的有效地址,即形式地址等于有效地址。
由于这样给出的操作数地址是不能修改的,与程序本身所在的位置无关,所以又叫绝对寻址方式。
操作数S=(A形式地址/有效地址)
4.间接寻址:
意味着指令中给出的地址A不是操作数的地址,而是另一个地址的地址时,所使用的寻址方式称为间接寻址方式。
间接寻址方式又可以分为寄存器间接寻址方式和存储器间接寻址方式。
寄存器间接寻址方式:
先根据指令中给出的寄存器编号,取出该寄存器中的地址,然后找到这个地址所对应的内存单元,取出操作数即可。
操作数S=((寄存器编号R))
存储器间接寻址方式:
先根据指令中给出的间址单元(存放操作数地址的存储单元)地址,取出存储器中该单元的值,这个值是操作数在存储器中的地址值,然后再根据这个地址找到所对应的内存单元,取出操作数即可。
操作数S=((间址单元地址A0))
5.变址寻址方式:
把变址寄存器Rx的内容与指令中给出的形式地址A相加,形成操作数的有效地址。
操作数S=((变址寄存器Rx)+形式地址A)
注:
Rx的内容称为变址值。
形式地址为基准地址,变址寄存器提供偏移量。
6.基址寻址方式:
基址寄存器Rb提供基准地址,形式地址为偏移量,基址寄存器Rb的内容加上指令格式中形式地址,形成操作数的有效地址即:
操作数S=((基址寄存器Rb)+形式地址A)
7.相对寻址:
把程序计数器PC的内容加上指令格式中的形式地址,形成操作数的有效地址。
有效地址EA=(程序寄存器PC)+形式地址A
一个较为完善的指令系统,应具备以下各类指令:
数据传送类指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、字符串处理指令、特权指令、其他指令。
(详参P59)
控制器是计算机系统的指挥中心,它把运算器、存储器、输入输出设备等部件组成一个有机的整体,然后根据指令的要求指挥全机的工作。
指令部件的主要任务是完成取指令并分析指令。
指令部件包括:
1.程序计数器:
用来存放正在执行的指令地址或接着要执行的下条指令地址。
2.指令寄存器:
3.指令译码器:
对暂存在指令寄存器中的指令的操作码部分进行译码,并产生相应的控制信号提供给微操作信号发生器。
4.地址形成部件:
根据指令的不同寻址方式,形成操作数的有效地址。
时序部件能产生一定的时序信号,以保证机器的各功能部件有节奏地进行信息传送、加工及信息存储。
时序部件包括:
1.脉冲源:
产生具有一定频率和宽度的时钟脉冲信号,为整个机器提供基准信号。
2.启停控制逻辑:
根据计算机的需要,可靠地开放或封锁脉冲,控制时序信号的发生或停止,实现对整个机器的正确启动或停止。
3.节拍信号发生器:
又称脉冲分配器。
脉冲源产生的脉冲信号,经过节拍信号发生器后产生出各个机器周期中的节拍信号,用以控制计算机完成每一步微操作。
一条指令的取出和执行可以分解成很多最基本的操作,这种最基本的不可再分割的操作称为微操作。
微操作信号发生器也称为控制单元(CU)。
不同的机器指令具有不同的微操作序列。
中断控制逻辑是用来控制中断处理的硬件逻辑。
由于计算机高速地进行工作,每一个动作的时间是非常严格的,不能有任何差错。
时序系统是控制器的心脏,其功能是为指令的执行提供各种定时信号。
指令周期是指从取指令、分析取数到执行完该指令所需的全部时间。
机器周期又称CPU周期。
通常把一个指令周期划分为若干个机器周期,每个机器周期完成一个基本操作。
指令周期=i×
机器周期。
在一个机器周期内,要完成若干个微操作。
因而应把一个机器周期分为若干个相等的时间段,每一个时间段对应一个电位信号,称为节拍电位信号。
节拍的宽度取决于CPU完成一次微操作的时间。
节拍的选取一般有以下几种方法:
统一节拍法、分散节拍法、延长节拍法、时钟周期插入。
(详参P61)
在一个节拍内常常设置一个或几个工作脉冲,作为各种同步脉冲的来源。
工作脉冲的宽度只占节拍电位宽度的,并处于节拍的末尾部分,以保证所有的触发器都能可靠、稳定地翻转。
时序控制方式
1.同步控制方式:
即固定时序控制方式,各项操作都由统一的时序信号控制,在每个机器周期中产生统一数目的节拍电位和工作脉冲。
由于不同的指令,操作时间长短不一致。
同步控制方式应以最复杂指令的操作时间作为统一的时间间隔标准。
设计简单,容易实现;
但对于许多简单指令时浪费时间,影响了指令的执行速度。
在同步控制方式中,各指令所需的时序由控制器统一发出,所有微操作都与时钟同步,所以又称为集中控制方式或中央控制方式。
2.异步控制方式:
即可变时序控制方式,各项操作不采用统一的时序信号控制,而根据指令或部件的具体情况决定,需要多少时间,就占用多少时间。
没有时间上的浪费,因而提高了机器的效率,但控制比较复杂。
由于这种控制方式没有统一的时钟,而是由各功能部件本身产生各自的时序信号自我控制,故又称为分散控制方式或局部控制方式。
3.联合控制方式
这是同步控制和异步控制相结合的方式。
实际上现代计算机中几乎没有完全采用同步或完全采用异步的控制方式,大多数是采用联合控制方式。
通常的设计思想是:
在功能部件内部采用同步方式或以同步方式为主的控制方式,在功能部件之间采用异步方式。
指令运行的基本过程
1.取指令阶段:
将现行指令从主存中取出来并送至指令寄存器中去。
(详参P63)
2.分析取数阶段:
取出指令后,指令译码器ID可识别和区分出不同的指令类型。
此时计算机进入分析取数阶段,以获取操作数。
3.执行阶段:
完成指令规定的各种操作,形成稳定的运算结果,并将其存储起来。
计算机的基本工作过程就是取指令、取数、执行指令,然后再取下一条指令……如此周而复始,直至遇到停机指令或外来的干预为止。
控制器的核心是微操作信号发生器(控制单元CU)。
微操作控制信号是由指令部件提供的译码信号、时序部件提供的时序信号和被控制功能部件所反馈的状态及条件综合形成的。
控制单元的输入包括时序信号、机器指令操作码、各部件状态反馈信号等,输出的微操作控制信号又可以细分为CPU内的控制信号和送至主存或外设的控制信号。
根据产生微操作控制信号的方式不同,控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型3种,它们的根本区别在于控制单元的实现方法不同,而控制器中的其他部分基本上是大同小异的。
1.组合逻辑型:
采用组合逻辑技术来实现,其控制单元是由门电路组成的复杂树形网络。
这种方法是分立元件时代的产物,以使用最少器件数和取得最高操作速度为设计目标。
速度快。
但控制单元的结构不规整,使得设计、调试、维修较困难,难以实现设计自动化;
一旦控制单元构成之后,要想增加新的控制功能是不可能的。
2.存储逻辑型:
微程序控制器,是采用存储逻辑来实现的,也就是把微操作信号代码化,使每条机器指令转化成为一段微程序并存入一个专门的存储器(控制存储器)中,微操作控制信号由微指令产生。
具有设计规整、调试、维修以及更改、扩充指令方便的优点,易于实现自动化设计,已成为当前控制器的主流。
但由于它增加了一级控制存储器,所以指令的执行速度比组合逻辑控制器慢。
3.组合逻辑和存储逻辑结合型:
PLA(可编程逻辑阵列)控制器,是吸收前两种方法的设计思想来实现的。
PLA控制器实际上也是一种组合逻辑控制器,但它又与常规的组合逻辑控制器的硬联结构不同;
它是可编程序的,某一微操作控制信号由PLA的某一输出函数产生。
组合逻辑技术和存储逻辑技术结合的产物,克服了两者的缺点,是一种较有前途的方法。
微程序控制的基本概念
组合逻辑控制器的主要缺点是操作命令的设计没有一定的规律,调整、维护困难,修改扩充指令更加困难。
改进办法是采用微程序设计技术。
微程序设计思想是英国剑桥大学的威尔克斯于1951年提出的,他提出一条机器指令可以分解为许多基本的微命令序列。
并且首先把这种思想用于计算机控制器的设计。
一条机器指令可以分解成一个微操作序列,这些微操作是计算机中最基本的、不可再分解的操作。
在微程序控制的计算机中,将控制部件向执行部件发出的各种控制命令叫做微命令,它是构成控制序列的最小单位。
例如:
打开或关闭某个控制门的电位信号、某个寄存器的打入脉冲等。
因此,微命令是控制计算机各部件完成某个基本微操作的命令。
微命令和微操作是一一对应的。
微命令是微操作的控制信号,微操作是微命令的操作过程。
微命令有兼容性和互斥性之分。
兼容性微命令是指那些可以同时产生,共同完成某一些微操作的微命令;
而互斥性微命令是指在机器中不允许同时出现的微命令。
兼容和互斥都是相对的,一个微命令可以和一些微命令兼容,和另一些微命令互斥。
对于单独一个微命令,谈论其兼容和互斥都是没有意义的。
微指令是指控制存储器中的一个单元的内容,即控制字,是若干个微命令的集合。
存放控制字的控制存储器的单元地址就称为微地址。
一条微指令通常包含两部分:
操作控制字段:
又称微操作码字段,用以产生某一步操作所需的各微操作控制信号;
顺序控制字段:
又称微地址码字段,用以控制产生下一条要执行的微指令地址。
微指令有垂直型和水平型之分。
垂直型微指令接近于机器指令的格式,每条微指令只能完成一个基本微操作;
水平型微指令则具有良好的并行性,每条微指令可以完成较多的基本微操作。
从控制存储器中读取一条微指令并执行相应的微命令所需的全部时间称为微周期。
一系列微指令的有序集合就是微程序。
每一条机器指令都对应一个微程序。
微程序控制器的组成和工作过程
控制存储器(CM):
微程序控制器的核心部件,用来存放微程序。
微指令寄存器(IR):
用来存放从CM中取出的微指令。
微地址形成部件:
用来产生初始微地址和后继微地址。
微地址寄存器(MAR):
接受微地址形成部件送来的微地址,为在CM中读取微指令做准备。
微程序控制器的工作过程实际上就是在微程序控制器的控制下计算机执行机器指令的过程,该过程可描述如下:
1.执行取指令公共操作。
取指令的公共操作通常由一个取指微程序来完成,这个取指微程序也可能仅由一条微指令组成。
(详参P66)
2.由机器指令的操作码字段通过微地址形成部件产生该机器指令所对应的微程序的入口地址,并送入MAR。
3.从CM中逐条取出对应的微指令并执行之。
4.执行完对应于一条机器指令的一个微程序后又回到取指微程序的入口地址,继续第1步,以完成取下一条机器指令的公共操作。
以上是一条机器指令的执行过程,如此周而复始,直到整个程序执行完毕为止。
一条机器指令对应一个微程序。
由于任何一条机器指令的取指令操作都是相同的,因此将取指令操作的微命令统一编成一个微程序,这个微程序只负责将指令从主存单元中取出送至指令寄存器中。
此外,也可以编出对应间址周期的微程序和中断周期的微程序。
这样,控制存储器中的微程序个数应为机器指令数再加上对应取指、间址和中断周期等公用的微程序数。
按存储器在计算机系统中的作用分类
1.高速缓冲存储器(Cache):
用来存放当前计算机正在执行的程序段和数据,提高CPU执行速度。
高速缓冲存储器的存取速度可以与CPU的速度相匹配,但存储容量较小,价格较高,一般采用SRAM构成。
2.主存储器:
用来存放计算机运行期间所需要的程序和数据,CPU可直接随机地进行读/写访问。
主存的容量相对于Cache来说要大,存取速度要低,一般采用DRAM构成。
3.辅助存储器:
也称为外存储器,简称外存,包括磁存储器,光存储器等低速存储器,用来存放当前暂不参与运行的程序和数据以及一些需要永久性保存的信息。
辅存设在主机外部,具有存储容量大、存取速度低、位价格底等特点。
CPU不能直接访问外存。
辅存中的信息必须通过专门的程序调入主存后,CPU才能使用。
按存取方式分类:
1.随机存取存储器RAM:
CPU可以对存储器中的内容随机地存取,CPU对任何一个存储单元的写入和读出时间是一样的,即存取时间相同,与其所处的物理位置无关。
2.只读存储器ROM:
可以看作RAM的一种特殊形式,其特点是:
存储器的内容只能随机读出而不能写入。
这类存储器常用来存放那些不需要改变的信息。
3.顺序存取存储器SAM:
其内容只能按某种顺序存取,存取时间的长短与信息在存储体上的物理位置有关,所以SAM只能用平均存取时间作为衡量存取速度的指标。
4.直接存取存储器DAM:
既不像RAM那样能随机地访问任一个存储单元,也不像SAM那样完全按顺序存取,而是介于两者之间。
当要存取所需的信息时,第一步直接指向整个存储器中的某个小区域;
第二步在小区域内顺序检索或等待,直至找到目的地后再进行读/写操作。
按存储介质分类:
1.磁芯存储器:
采用具有矩形磁滞回线的磁性材料,利用两种不同的剩磁状态表示“1”或“0”。
信息可以长期存储,不会因断电而丢失;
读出是破坏性读出,即不论磁芯原存的内容为“0”还是“1”,读出之后磁芯的内容一律变为“0”。
2.半导体存储器:
采用半导体器件制造的存储器,主要有MOS型存储器和双极型存储器两大类。
MOS型存储器集成度高、功耗低、价格便宜、存取速度较慢;
双极型存储器存取速度快、集成度较低、功耗较大、成本较高。
半导体RAM存储的信息会因为断电而丢失。
3.磁表面存储器
在金属或塑料基体上,涂复一层磁性材料,用磁层存储信息,常见的有磁盘、磁带等。
容量大、价格低、但存取速度慢,多用作辅助存储器。
4.光存储器:
采用激光技术控制访问的存储器,一般分为只读式、一次写入式、可读写式3种
存储容量很大,是目前使用非常广泛的辅助存储器。
按信息的可保存性分类:
断电后,存储信息即消失的存储器,称易失性存储器。
断电后信息仍然保存的存储器,称非易失性存储器。
如果某个存储单元所存储的信息被读出时,原存信息将被破坏,则称破坏性读出;
如果读出时,被读单元原存信息不被破坏,则称非破坏性读出。
具有破坏性读出的存储器,每当一次读出操作之后,必须紧接一个重写(再生)的操作,以便恢复被破坏的信息。
为了解决存储容量、存取速度和价格之间的矛盾,通常把各种不同存储容量、不同存取速度的存储器,按一定的体系结构组织起来,形成一个统一整体的存储系统。
多级存储层次从CPU的角度来看,n种不同的存储器(M1~Mn)在逻辑上是一个整体。
M1速度最快、容量最小、位价格最高;
Mn速度最慢、容量最大、位价格最
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 对口 高考 计算机 原理
![提示](https://static.bdocx.com/images/bang_tan.gif)