简易倍频放大电路课程设计.doc

简易倍频放大电路课程设计.doc

《简易倍频放大电路课程设计.doc》由会员分享，可在线阅读，更多相关《简易倍频放大电路课程设计.doc（25页珍藏版）》请在冰豆网上搜索。

课程设计报告

电路与电子技术课程设计

简易倍频发大电路的设计与制作

学生姓名

学号

所在学院

专业名称

班级

指导教师

成绩

二〇一三年六月

课程设计报告

课程设计任务书

学生姓名

学生学号

学生专业

学生班级

指导教师

职称

发题日期

完成日期

设计题目

简易倍频放大电路的设计与制作

设计目的：

1.掌握正弦波产生电路各部分的作用；

2.掌握正弦波振荡电路的三种类型；

3.门电路的基本概念及应用。

具体任务及要求：

1．掌握门电路的应用；

2．设计由门电路所构成的倍频放大电路图；

3．学习使用AltiumDesigner画电路图；

5．学习PCB电路板制作流程；

6．倍频放大电路的组装与调试，上交实物；

7．按照课程设计报告要求，完成设计报告书，参加课程设计答辩。

课程设计进度安排：

序号

内容安排

时间

1

收集资料

3月25至4月8日

2

确定方案，学习使用画图软件/仿真软件

4月9日至12日

3

申请/购买器材，学习PCB电路板制作流程

4月15至26日

4

完成实物制作/仿真，上交实物/仿真作品

4月29至5月10

5

完成课程设计报告撰写

5月13至31日

6

上交设计报告并参加课程设计答辩

6月4日

课程设计参考文献：

[1]杨欣、王玉凤：

电路设计与仿真，清华大学出版社

[2]何西才：

新型集成电路及应用实例，科学出版社

[3]阎石：

数字电子技术基础（第5版），高等教育出版社

[4]林庭双、柯志常：

电子电路设计精彩范例，2005.06，机械工业出版社

[5]葛如明：

电子技术试验与课程设计，山东大学出版社

[6]王朱芳：

模拟电子技术及应用，西安电子科技大学出版社

指导教

师签字

院长审核签字

简易倍频放大电路的设计与制作

内容摘要：

倍频放大电路实际上就是将输入信号频率成整数倍（2倍、3倍……n倍）增加的电路。

它主要用于甚高频无线电发射机或其它电子设增加的电路。

随着现代通信技术的日益发展，倍频技术应用的领域也越来越广。

实现倍频主要有三种方法：

傅里叶法，锁相环法，参量法.传统倍频电路利用RC微分电路和施密特触发与非门分别检出脉冲的上升沿和下降沿，然后经过一个输入端或门叠加输出。

电路能够完成信号的倍频工作，但实现起来比较繁琐，电路工作稳定性差。

为克服上述电路设计方法的缺陷，便于电路调试，我设计了一种全数字型倍频电路。

在此电路中，输入脉冲由A点输入，由时钟CLK上升沿打入D触发器1，D触发器1输出信号B，B信号在下一个时钟的上升沿被打入下一级D触发器2，D触发器2输出信号C，再将B、C信号异或，即可得到脉冲宽度为一个时钟周期的倍频信号。

采用这种方法实现的电路输出信号的脉冲宽度可由输入时钟周期的大小随意调节，唯一的要求是时钟的频率要大于两倍的输入信号的频率。

关键词：

倍频电路数字型时钟CLKD触发器

DesignandmanufactureofakindofsimpleMultiplefrequencyamplifier

Abstract：

Frequencyamplifiercircuitisactuallythefrequencyoftheinputsignalintointeger（2times,3times，Ntimes）increasedcircuit.ItismainlyusedforVHFradiotransmitterorotherelectronicequipmenttoincreasethecircuit.Withthedevelopmentofmoderncommunicationtechnology,theapplicationoffrequencydoublingtechnologybecomesmoreandmorewide.Realizationoffrequencyhasmainlythreekindsofmethods:

Fouriermethod,PLL,parametricmethod.ThetraditionalfrequencymultipliercircuitusingRCdifferentialcircuitandSchmidttriggerNAND

gatewererisingandfallingedgeofpulse,andthenthroughaninputoroutput.Thecircuitcancompletetheworkofthesignaloffrequencymultiplication,itismoretedious,circuitstability.

Inordertoovercomethedefectinthecircuitdesignmethod,andletitbeconvenientforcircuitdebugging,Idesignadigitalfrequencymultipliercircuit.Inthiscircuit,InputtingtheinputpulsebytheApoint,alongintotheDflip-flop1bytheleading-edgeclockCLK,Dflip-flop2outputsignalB,signalBriseonthenextclockedgeintothenextlevelofD2triggers,Dflip-flop2outputsignalC,thensignalBandsignalCwouldbeobtainedbyXOR,pulsewidthoffrequencydoublingsignalclockcyclea.Thepulsewidthcircuitoutputsignalofrealizationofthismethodcanbefreelyadjustedthesizeofinputclockcycle,theonlyrequirementistheinputclockfrequencymustbegreaterthantwotimesthefrequency.

Keywords：

clockmultiplieramplifiercircuitclockCLKDflip-flop

digital

III

III

目录

前言 5

1倍频的3种方法 5

1.1傅里叶法 5

1.2锁相环法 6

1.3参量法 7

2钟控D触发器 8

2.1电路组成和工作原理 9

2.2功能描述 9

3主要芯片介绍 11

3.174LS375简介 11

3.1.1引出端符号：

11

3.1.2外接管腿：

11

3.1.3逻辑图如下 12

3.1.4功能表：

12

ž 3.1.5推荐工作条件 12

3.1.6静态特性（TA为工作环境温度范围） 12

4电路原理 13

4.1传统倍频电路的缺陷 13

4.2全新数字型倍频电路 14

5电路的组装和调试 15

5.1电路的组装 15

5.2整机的布线存在 15

6结束语 16

附录：

18

附录1设计需要的仪器和元件 18

附录2实物图 18

参考文献：

19

简易倍频放大电路

前言

倍频器的工作原理：

倍频器是一种将输入信号频率成整数倍（2倍、3倍¼¼n倍）增加的电路。

它主要用于甚高频无线电发射机或其它电子设备。

采用倍频器的主要原因有：

（1） 降低设备的主振频率。

由于振荡器频率愈高稳定性愈差，一般采用频率较低而稳定度较高的晶体振荡器，以后加若干级倍频器达到所需频率。

一般基音体频率不高于20MHz，具有高稳定性的晶体频率通常不超过5 MHz。

所以工作频率高，要求稳定性又严格的通信设备和电子仪器就需要倍频。

（2） 对于调相或调频发射机，利用倍频器可以加大相移或频移，即可增加调制度。

（3） 可以提高发射机的工作频率稳定性。

因为采用了倍频器，输入频率与输出频率不同，从而减弱了寄生耦合

1倍频的3种方法

1.1傅里叶法

这是一种最简单的模拟信频方式及它采用 了傅里叶级数。

每一个周期性的信号能定 义为一个基频及它的谐波部分的和。

 如果你变换振荡器的正弦波输出为方波， 那么你能用下面的关系式：

下一步你必须选择这正确的次谐波。

你用 一个带通滤波器去衰减其它部分来选择要 的部分

但是此法仅适用于低频。

图1-1傅里叶倍频

1.2锁相环法

这是一种最简单的倍频方法。

在这个方法中，输出频率不是直接是基准频率的倍频， 但出于一个电压控制的独立的振荡器，它 是通过一个相位比较器与基准频率同步。

 要被比较的频率是除以倍频因子n。

由于 频率分割，压控振荡器（VCO）必须产生 乘以n的倍频。

分割后进入反馈回路，使 在比较器输入端有相同的频率。

这种方法在大的频率范围内容易实现。

由于反馈回路及比较器的延迟引起抖动差一些。

图1-2锁相环倍频

1.3参量法

Fordahl 开发了一个新的倍频模拟方法，该方法采用了基于在半导体之间给出的参数 转移实现乘法功能的硬件，在其输出端具 有一个次谐波衰减可选择的倍频系数。

 一个输出带通滤波器加以改善次谐波的 衰减，由于模拟倍频类型，其频率n×Fref的频 谱纯度改善了，并且相位噪声及抖动降低 了。

这种方法在低频及高频时都能很好工作。

图1-3参量倍频

1.4各种方法的优缺点比较（如图1-4）

图1-4各种方法的优缺点

2钟控D触发器

又叫数据锁存器，一位钟控D触发器只能传送或存储一位二进制数据，而在实际工作中往往是一次传送或存储多位数据。

为此，可以把若干个钟控D触发器的控制端CP连接起来，用一个公共的控制信号来控制，而各个数据端仍然是各自独立地接收数据。

用这种形式构成的一次能传送或存储多位数据的电路称为锁存器。

输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。

通常只有0和1两个值。

典型的逻辑电路是D触发器，其字长（位数）有4位、8位等。

2.1电路组成和工作原理

钟控D触发器的电路如图2-1所示。

其中A门和B门构成基本触发器，C门和D门构成导引触发电路。

当CP=1时，电路接收[D]信号的情况如下：

（见图2-2））

（1）CP1=1时，输入信号[D]=1，这时D门输出为0，C门输出为1，相当于基本触发器，=1，=0，触发器输出Q=1，=0。

（2）CP2=1时，输入信号[D]=0，所以C门输出为0，D门输出为1，相当于基本触发器=0，=1。

触发器输出Q=0，=1

图2-1钟控D触发器电路图图2-2钟控D触发器工作波形图

2.2功能描述

表2-1为钟控D触发器的状态表。

表2.2为钟控D触发器的激励表。

它们根据前面对钟控D触发器工作原理分析而得。

表2-1