一位ALU刘洋综述文档格式.docx
- 文档编号:16441364
- 上传时间:2022-11-23
- 格式:DOCX
- 页数:11
- 大小:198.61KB
一位ALU刘洋综述文档格式.docx
《一位ALU刘洋综述文档格式.docx》由会员分享,可在线阅读,更多相关《一位ALU刘洋综述文档格式.docx(11页珍藏版)》请在冰豆网上搜索。
一、设计任务
(1)根据1位ALU运算单元所需完成的功能,给出电路图设计,完成1位ALU运算单元由电路图到晶体管级的转化;
(2)绘制原理图,完成电路特性模拟,给出该寄存器的建立和保持时间;
(3)遵循设计规则完成晶体管级电路图的版图,流程如下:
版图布局规划——基本单元绘制——功能块的绘制——布线规划——总体版图;
(4)版图检查与验证;
(5)针对自己画的版图,给出实现该电路的工艺流程图。
二、电路设计方案的确定
算数逻辑单元是指既能进行算术运算,又能进行逻辑运算的单元。
下面分别介绍基于传输门逻辑和静态CMOS逻辑门的两种算术逻辑单元电路。
方案一:
采用传输门电路可以构成算术逻辑单元,主要是以传输门为主体的一个算术逻辑单元,根据传输门逻辑,可以写出此电路的逻辑表达式
若将式中的K4-K1作为控制信号,A,B作为输入信号可根据上式列出对应的真值表,在该电路中仅需12个传输管就可跟据K4-K1不同的输入控制状态实现16种不同的逻辑功能。
传输门的多功能发生器
传输门多功能发生器真值表
方案二:
采用静态逻辑门电路亦可构成算数逻辑单元,运用不同的逻辑组合构成算数逻辑单元。
但是此方案需要30个管子,数量庞大。
两种方案相比较,方案一这种电路具有节省管子,结构简单的优点,且该类电路的版图形状规则,占用面积小,尽管存在阈值损失,但加一个电荷保持电路即可。
总共就17个管子,远小于方案二的数量。
因此第一种方案比较好。
三、电路特性仿真及分析
1、打开S-Edit程序,S-Edit会自动将工作文件命名为File0.sdb并显示在窗口的标题栏上。
2、
另存新文件:
选择File—Save
As命令,打开“另存为”对话框,在“保存在”下拉列表中选择保存的目录,在“文件名”文本框中输入新文件的名称
3、加入输入端口与输出端口:
利用S-Edit
提供的输入端口按钮与输出端口按钮,标明此1位ALU运算单元的输入输出信号的位置与名称,在这里要分别建立A,B输入,K1,K2,K3,K4这4个控制信号及Y,1个输出端口。
注意,符号的输入输出端口的名称要与电路输入输出端口的名称相同,大小写亦须一致。
电路模拟图
电路网表及输入信号
电路仿真结果
仿真得到的电路特性曲线
根据仿真得到的电路特性曲线与前面设计时的电路要求对比可知:
所模拟的电路符合设计的ALU电路要求,且能实现ALU的功能。
故所模拟的电路可以使用。
四、版图的布局规划及基本单元的设计
ALU的版图
根据前面设计的模拟电路可知:
要做出一个基本的ALU,需要4个pmos和13个nmos结构。
由电路中各管子器件的链接可以看出,有的管子的栅极链接在一起,有的是源级链接。
故而可以在设计时,使某些管子共用一个栅极或源级。
制作版图时使用的是L-Edit软件,才用0.35um工艺制造。
在制作版图时需要注意:
所有光刻孔的几何尺寸都必须大于或等于最小距离。
五、电路制造的工艺流程图
Pmos:
选择衬底—P阱光刻—光刻有源区—光刻多晶硅—P+区光刻—N+区光刻—光刻接触孔—光刻铝线
Nmos制造工艺与上述基本相同,按版图做出Nmos和Pmos后,用刻上金属线将其按版图链接起来。
然后做钝化和封装处理。
1.选择衬底;
2.光刻有源区:
1)生长二氧化硅层;
2)涂光刻胶;
3)掩膜对准;
4)曝光显影;
5)腐蚀去胶;
3.光刻多晶硅:
3.1)外延生长栅极薄氧化层;
2)淀积多晶硅;
3)涂胶光刻多晶硅;
4.源漏区掺杂:
1)源漏区光刻;
2)源漏区掺入P+离子;
3)去胶;
5.光刻接触孔:
1)淀积PSG;
2)光刻接触孔;
3)刻蚀接触孔;
4)去胶;
6.光刻铝线:
1)淀积铝;
2)光刻铝;
7.刻钝化铝。
六、总结
经过两周的学习与设计,终于完成了这次算术逻辑单元ALU的设计,在第一周,我们主要学习了实用软件及画原理图,并对原理图进行运行。
刚开始拿到题目时感觉很困难,无从下手,经过学长们的细心指导终于有点眉目。
在第二周我们开始画版图,在这期间我们遇到的困难比较多,首先是尺寸问题,还有线与线的间距,线宽,光刻孔与栅极的距离等等一系列的问题。
其中最困难的是连线的问题,出错了不容易找出来。
集成电路的设计流程主要有:
电路图的确定、电路模拟及仿真、电路版图设计、版图与原理图的对比、后仿真。
电路模拟及仿真时,需要注意电路的链接是否符合原理要求,仿真时需要注意所加的信号是否能够达到电路的实际要求。
版图设计时,需要注意版图的布局、工艺要求以及间距的最小要求,且芯片尺寸尽可能小。
版图与原理图对比和后仿真时,要求电路图和版图中管子的尺寸要基本一致,否则仿真结果无意义。
7、设计成果汇总
版图的网表信息
*CircuitExtractedbyTannerResearch'
sL-EditVersion9.00/ExtractVersion9.00;
*TDBFile:
C:
\Users\Administrator\Desktop\jichengdianlu\liuyang.tdb
*Cell:
invest_testVersion1.30
*ExtractDefinitionFile:
ic_techfiles\xauteeic_35um.ext
*ExtractDateandTime:
01/14/2015-10:
34
.lib"
C:
\Users\Administrator\Desktop\jichengdianlu\ic_techfiles\cz6h+_v20.lib"
tt
*NODENAMEALIASES
*1=Vdd(132.95,-23.45)
*3=K2(165.35,-38.95)
*4=K4(165.45,-36.5)
*5=Gnd(131.05,-30.7)
*6=Y(165.55,-57.15)
*7=K3(165.45,-34.05)
*8=K1(165.3,-31.2)
*10=B(135.9,-46.9)
*11=A(135.5,-44.5)
M1Y14VddVddPENHL=350nW=1.4uAD=2.52pPD=6.4uAS=2.94pPS=7u
*M1DRAINGATESOURCEBULK(162.85-50.2163.2-48.8)
M2142VddVddPENHL=350nW=1.4uAD=2.87pPD=6.9uAS=2.59pPS=6.5u
*M2DRAINGATESOURCEBULK(155.1-50.2155.45-48.8)
M312BVddVddPENHL=350nW=1.4uAD=2.45pPD=6.3uAS=1.365pPS=3.35u
*M3DRAINGATESOURCEBULK(141.7-34.35142.05-32.95)
M4VddA13VddPENHL=350nW=1.4uAD=1.365pPD=3.35uAS=2.59pPS=6.5u
*M4DRAINGATESOURCEBULK(139.4-34.35139.75-32.95)
M5Y14GndGndNENHL=350nW=700nAD=1.12pPD=4.6uAS=1.4pPS=5.4u
*M5DRAINGATESOURCEBULK(162.85-55.85163.2-55.15)
M6142GndGndNENHL=350nW=700nAD=1.295pPD=5.1uAS=1.225pPS=4.9u
*M6DRAINGATESOURCEBULK(155.1-55.75155.45-55.05)
M7142GndGndNENHL=350nW=700nAD=1.365pPD=5.3uAS=1.225pPS=4.9u
*M7DRAINGATESOURCEBULK(155.1-57.65155.45-56.95)
M89A2GndNENHL=350nW=700nAD=945fPD=4.1uAS=1.295pPS=5.1u
*M8DRAINGATESOURCEBULK(148.35-51.9148.7-51.2)
M9K3129GndNENHL=350nW=700nAD=1.085pPD=4.5uAS=1.155pPS=4.7u
*M9DRAINGATESOURCEBULK(160.65-34.3161-33.6)
M10K11215GndNENHL=350nW=700nAD=1.33pPD=5.2uAS=1.8025pPS=5.85u
*M10DRAINGATESOURCEBULK(160.65-31.55161-30.85)
M1115132GndNENHL=350nW=700nAD=1.8025pPD=5.85uAS=1.75pPS=6.4u
*M11DRAINGATESOURCEBULK(155.15-31.55155.5-30.85)
M1216BK2GndNENHL=350nW=700nAD=980fPD=3.5uAS=1.89pPS=6.8u
*M12DRAINGATESOURCEBULK(152-40.95152.35-40.25)
M1321316GndNENHL=350nW=700nAD=1.4pPD=5.4uAS=980fPS=3.5u
*M13DRAINGATESOURCEBULK(155.15-40.95155.5-40.25)
M14K4B17GndNENHL=350nW=700nAD=1.19pPD=4.8uAS=1.155pPS=4u
*M14DRAINGATESOURCEBULK(152-36.85152.35-36.15)
M1517A2GndNENHL=350nW=700nAD=1.155pPD=4uAS=1.4pPS=5.4u
*M15DRAINGATESOURCEBULK(148.35-36.85148.7-36.15)
M1612BGndGndNENHL=350nW=700nAD=1.47pPD=5.6uAS=682.5fPS=2.65u
*M16DRAINGATESOURCEBULK(141.7-38.7142.05-38)
M17GndA13GndNENHL=350nW=700nAD=682.5fPD=2.65uAS=1.54pPS=5.8u
*M17DRAINGATESOURCEBULK(139.4-38.7139.75-38)
VDDVddGnd3.3
VK1K1GNDPULSE(03.310n5n5n160u320u)
VK2K2GNDPULSE(03.320n5n5n80u160u)
VK3K3GNDPULSE(03.340n5n5n40u160u)
VK4K4GNDPULSE(03.380n5n5n20u40u)
VBBGNDPULSE(03.3100n5n5n320u640u)
VAAGNDPULSE(03.3200n5n5n640u1280u)
.tran/op2u1280ustart=0method=bdf
.printtranV(A)V(B)V(K1)V(K2)V(K3)V(K4)V(Y)
.modelNENHnmos
.modelPENHpmos
*TotalNodes:
17
*TotalElements:
*TotalNumberofShortedElementsnotwrittentotheSPICEfile:
0
*ExtractElapsedTime:
0seconds
.END
版图网表与电路网表的对比结果
后仿真结果
电路单元类型
晶体管数目
版图尺寸(不含PAD)
版图尺寸(含PAD)
设计结构(层次化orFlatten)
备注
ALU
17
6.95um*0.70um
6.24um*1.4um
版图信息表格
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 一位 ALU 综述