可用于阻变存储交叉阵列的选择器研究进展Word下载.docx
- 文档编号:16409583
- 上传时间:2022-11-23
- 格式:DOCX
- 页数:11
- 大小:954.70KB
可用于阻变存储交叉阵列的选择器研究进展Word下载.docx
《可用于阻变存储交叉阵列的选择器研究进展Word下载.docx》由会员分享,可在线阅读,更多相关《可用于阻变存储交叉阵列的选择器研究进展Word下载.docx(11页珍藏版)》请在冰豆网上搜索。
目前市场上主流的非挥发存储器技术就是基于电荷存储机制的Flash存储器,但是在实际的应用中,我们发现这类存储器有操作电压较大、速度慢、耐久性较差等特点,同时由于器件尺寸不断的缩小使得Flash的发展受到限制,一方面它的编程电压不可以按比例减小,另一方面,器件尺寸的缩小会使得遂穿氧化层减薄,从而使得数据保持性能恶化,所以这类的存储器会很难延续到32nm技术以下。
因此,多种基于电阻值变化作为信息存储方式的新型非挥发性存储技术越来越受到学术界的关注,比如:
磁存储器(MRAM)
【1】、铁电存储器(FeRAM)、相变存储器(PRAM)
【2】、阻变式存储器(RRAM)
【3】。
其中阻变式存储器是一种根据施加在金属氧化物(MetalOxide)上的电压的不同,使得材料的电阻在高阻态和低阻态之间发生相应变化,从而开启或阻断电流流通的通道,并利用这种性质存储各种信息的内存,是可以显著提高耐久性和数据传输速度的可擦写的内存技术,它具有操作电压较低、操作速度快、保持时间较长、非破坏性读取、多值存储和与CMOS工艺兼容等优点【4567】,目前已逐渐成为新型非挥发存储器的研究重心。
作为新型的非挥发性存储器,RRAM存储器要想在现今主流的Flash竞争中取得优势,RRAM必须能够以高集成密度的优势来降低成本满足市场从而获得较大的市场份额。
我们把RRAM存储器的集成一般分为有源阵列(active)和无源(passive)阵列。
有源阵列中,我们用场效应管(MOSFET)作选通管,与每一个阻变式存储单元串联成1T1R(onetransistoroneresistor)结构用于控制对存储单元的读写,同时在集成阵列中使用字线与位线达到选通存储单元的目的【8】。
使用这种1T1R结构通常是要将选择晶体管的单元事先制备好,然后再在其漏端或者其源端上继续制备RRAM存储单元,理论上分析,在这种阵列中,每个存储单元的大小主要是由选择晶体管的大小决定的,每个存储单元的面积为6F2。
而在无源阵列中,每个存储单元由互相交叉的字线和位线构成的上下电极来决定的[9],在平面结构中可以用于实现最小的存储单元的面积为4F2。
无源阵列不要求CMOS工艺的前段制程,可以进行多层堆叠从而实现三维存储结构,每一个存储单元的面积仅仅只有4F2/N(N为堆叠的层数)[10]。
所以,从存储阵列集成的密度角度来看,无源交叉阵列是在RRAM集成过程中的首选方式,也是RRAM在与Flash存储器竞争过程中的优势之一。
1.2有源阵列结构
1.2.11T1R结构
在RRAM存储器件的实际应用过程中,我们常使其状态由高阻态到低阻态进行转变,但是,我们会发现这时通过器件的电流会突然增大,如果我们不进行补救的话,就会造成器件的永久击穿,所以我们必须在使用的器件的二端设置一定的限定电流来达到我们的目的。
我们能够想到的方法就是通过外接电阻或者晶体管的方法来达到限流的作用。
但是通过外接电阻的方法,对于外接的电阻的大小不能进行随便的改变,不利于调节限流值。
使用外接晶体管的方法时,正常情况下能够达到限流的作用,但在限流较小时,器件由低组态向高阻态发生转变时所需要的复位电流大概在1mA左右而不会随着限流的减小而减小。
这种现象我们称为电流过冲现象,即限流失效问题。
这种限流失效对于阻变存储器所需要的低功耗需求是很不利的,而且复位电流如果过大,会降低器件反复擦写的能力,影响阻器件的寿命。
限流失效的本质是在施加二端的限制电流在减小的时候,低阻态时的阻值并没有随着限制电流的减小而增大。
所以,为了避免限流失效,我们将一个场效应晶体管与阻变存储器进行串联集成构成1T1R结构【111213】,也就是所谓的有源结构。
由于1T1R结构进行集成时是先将晶体管放在前端工艺上进行完成,而RRAM存储器件则是在后段的工艺中完成,所以在集成的过程中我们必须考虑到热预算,其工艺温度不能过高。
图1.11T1R结构阻变存储器单元示意图[14]
以上是1T1R结构阻变存储器单元示意图,其中场效应晶体管起到的作用是选通和隔离。
当对阻变存储器单元进行操作时,场效应晶体管就会导通,这样就是选择了所需操作的单元,此时阻变存储器其他单元的场效应晶体管会关闭,这样就可以避免对附近单元产生串扰和误操作以起到隔离的作用。
1T1R结构中的器件的最小面积是取决于选择晶体管的面积,其最小的单元面积是6F2(F为特征尺寸).目前国际上很多公司和研究所针对不同特征尺寸下的1T1R结构集成开展了大量的工作,其中包括日本的富士通实验室,美国的飞索公司以及中国科学院微电子研究所等,并已经取得了相当的成果。
1.2.2有源结构的分类
有源阵列的结构主要分为两种:
NOR结构和NAND结构。
其中NOR的结构如图1.2所示,它的特点主要是其相邻的二个单元的选通晶体管共用一个源端,由于其结构的特点,这种结构的密度由晶体管的尺寸决定的,最小是6F2。
NAND的结构如图1.3所示,每个1T1R结构单元中用R的两端分别连接场效应晶体管的漏端和源端,这样若干个1T1R单元就串联起来成为一个链。
因此每个晶体管的漏端和源端都可以与相邻的晶体管进行共享,这样平均一个存储单元的面积可以缩小到4F2。
图1.2(a)NOR型阻变存储器截面示意图(b)NOR型阻变存储器各存储单元关系示意图
图1.3(a)NAND型阻变存储器截面示意图(b)NAND型阻变存储器各单元关系示意图
1.3无源阵列结构
无源阵列结构中多采用交叉结构用于提高器件的集成密度。
如图1.4所示,为无源交叉阵列的结构图
图1.4无源交叉阵列的结构图
如图1.4所示,为无源交叉阵列的结构图,从(a)可看出来,每一个存储单元的控制是通过相互交叉的字线(wordline,W/L)与位线(bitline,B/L)所构成的上下电极确定的,从图中可以明显得到该存储单元的最小面积为4F2。
(b)中可以明显看出无源交叉阵列可以用于3D集成,有利于减少存储单元的最小面积,可达到F2。
同时与有源阵列相比,无源交叉阵列中的RRAM制备工艺比较简洁,可以将CMOS电路在前端制程中进行完成,然后再将RRAM在后端制程中制备得到,使得这二个过程完全分开,有利于提高芯片的生产速度和成品率并且降低了成本。
通过与有源交叉阵列结构的对比,无源交叉阵列结构在RRAM存储器与Flash存储器的竞争中占有优势,但是高的集成度导致单个的存储单元会对附近的存储单元产生影响,通常会引起交叉串扰以及误读这种情况的发生。
第二章无源交叉阵列
2.1串扰现象
图2.1
图2.1(a)是RRAM无源交叉阵列,我们选取其中的四个交叉点如图2.1(b),我们使坐标点(3,3)的存储器件处于高阻状态,同时相邻坐标(2,3),(2,2),(3,2)的存储器是低阻状态,当我们在(3,3)器件的字线上加上读电压,此时电流就可以沿着(2,3),(2,2),(3,2),(3,3)进行传导,这时(3,3)器件就会被误读成了低阻状态,这就是我们平时称的交叉整列的串扰现象【15】。
而且这种串扰并不会仅仅存在这四个器件中,它们还会影响附近的读数,而且影响还会很大,如图五(c)
【16】中数据显示。
而且这还是四个存储器(只有两层结构的情况),如果存储器的阵列更大、进行更多层的阵列堆集,这种串扰现象的影响还会更大,所以解决这个问题在RRAM存储器的发展中是重中之重。
2.2无源交叉阵列中串扰现象的解决
2.2.1外围电路
为了有效抑制无源交叉阵列中存在的串扰现象,通过对串扰现象的分析,主要是由于存储点交叉漏电导致电流导通,然后我们对存储点的高低阻态的读取错误,所以我们如果可以控制这个电流产生不了或者极小,这样我们就可以有效的抑制住无源交叉阵列中的串扰现象,才能使RRAM得到更高的集成密度。
如果,这个交叉阵列具有整流特性(即控制了可以流动的电流的方向)就可以有效的抑制串扰问题,当然通过采用外围电路【17】也可以达到我们的目的。
但是如果采用外围电路,我们至少需要在存储整列上加上一行读取存储单元的负载器件(loaddevice)。
负载器件的一端用来连接电源电压,另一端则与所读的存储单元共享一列。
如果电路中的各种参数的变化都可以忽略,此时电路中才不会发生串扰现象。
然而在实际的过程中,这种变化是不容许忽略的,而且上述的情况会造成在制造存储芯片过程中工艺的复杂和成本的增加。
所以对于使得交叉阵列具有整流特性是个更好的选择。
一般我们通过在无源交叉阵列中串联整流二级管构成1T1R集成结构以及选择自整流的RRAM器件构成无源交叉阵列来抑制无源交叉阵列中的串扰现象。
2.2.2整流特性在交叉阵列中的应用
(1)可以在无源交叉阵列中串联整流二极管构成1D1R结构。
(2)选择自整流的RRAM器件构成无源交叉阵列。
2.2.2.11D1R结构
在器件制作过程中,可以在交叉阵列中的每个存储节点串联个整流二极管,形成onediodeoneresistor(1D1R)存储结构单元。
1D1R结构使用二极管来进行选择需要进行操作的存储单元,这是由于二极管所拥有的单向导通性决定的,电流只能通过一个方向进行流通,可以有效的抑制交叉阵列中的串扰现象。
在1D1R1结构中交叉阵列的单元最小是4F2,同时可以进行3D集成,所以存储密度可以达到很高,为了达到抑制串扰现象这个目的,对于串联的二级管的某些性能需要一定的要求比如:
正向电流必须大,整流比高,制备温度低等特点。
对于1D1R结构中交叉阵列高信号读取余度(forwardcurrentdensity)和高集成密度影响最大的是二极管的正向电流密度是否够大、整流比是否够大【18】。
这是由于在交叉阵列中给定大小的存储单元工作过程中电阻变化时所需最大电流的满足需要足够大的正向电流密度,同时许多阻变材料中的传导电流与交叉节点的截面的面积具有线性的关系,所以正向电流的密度又影响器件尺寸的缩小。
为了保证电流流过那些被选择的单元而不流过那些未被选择的单元,我们需要存储单元的整流比足够的大以提高存储单元的选择性。
由于在实际的应用中选择的制备二极管的材料不一样,目前应用到1D1R结构中的二极管有基于硅材料的二极管【19,20】以及基于氧化物的二极管【21,22】。
从部分报道的可用于1D1R结构集成的整流二极管可知基于硅材料的二极管在制备过程中需要的温度都很高,而且不是很容易在金属电极上外延得到质量很好的硅,在RRAM制备过程中会带来极大的不便。
而基于氧化物的1D1R结构可以在低温甚至室温条件下制备,所以近几年来引起了工业界和国内外科研单位的广泛的关注,并一度成为焦点。
氧化物二极管一般分为PN结型和肖特基型二极管。
PN结型氧化二极管一般是MIIM结构(金属/P型绝缘氧化物/N型绝缘氧化物/金属),它具有较高的电流密度以及很大的整流比,同时它的开启电压和理想因子也比较大。
2005年,韩国三星电子率先在IEDM会议上报道了完全基于金属氧化物材料的1D1R存储单元。
2007年,韩国三星电子又在IEDM会议上报道了基于p-CuOx/n-InZnOx的PN结型二极管和基于NiO材料RRAM器件的1D1R存储单元,并将其成功应用到双层8×
8交叉阵列结构中[6]。
虽然由于二极管自身的电阻,使每个存储单元的编程和擦除电压增加很大,但是PN结氧化物二极管并未造成阵列其他特性的显著退化,而且抑制了交叉阵列中串扰现象的出现,层与层之间也没有明显的干扰。
还发现PN结氧化物禁带宽度的减小有利于二极管正向电流密度的增加,这对增大PN结氧化物二极管的正向电流密度提供了不少途径。
而这种现象存在的原因是由于PN结氧化物二极管中电流传导的主要机制是漂移-扩散过程,而不是热电子发射过程,用肖克莱方程可以表示出理想情况下的电流密度J,即:
其中饱和电流密度:
(Jp和Jn分别是空穴电流密度和电子电流密度,Dp和Dn分别是空穴和电子的扩散系数,Lp和Ln分别是空穴和电子的扩散长度,Egn和Egp分别是N型氧化物和P型氧化物的禁带宽度,Nc和Nv分别是价带和导带的有效态密度,ND和NA分别是电离施主和受主的浓度,q是电子电量,V是所加的偏压,是二极管的理想因子,k是波尔兹曼常数,T是温度)。
而肖特基型氧化物二极管一般采用MIM结构形式(金属/绝缘氧化物/金属),它的优势在于其只有一层氧化物半导体层以及其导电率比硅要小,此外,还可以通过控制界面间的肖特基势垒高度得到高的整流比[23,24]。
2008年,日本产业技术综合研究所与东京大学合作开发了基于TiOx材料的1D1R存储单元[25]。
2011年,韩国科技大学也进入了基于金属氧化物材料1D1R的研究领域,将NiO/ZnO构成的PN结型二极管和ZnO构成的RRAM器件集成构成1D1R存储单元,并成功制备4×
4的交叉阵列结构[26]
ChoB等【20】制备的肖特基型Al/p-Si二极管,在2.3V的读取电压下整流比达到了104(图2.2(a)),将其与单极性的Al/PI:
PCBM/Au有机存储器(图2.2(b)为其电阻转变特性)串联组成交叉阵列(图2.2(c))后,由于二极管的整流效应,在正向偏压下,有明显的电阻转变现象,在负向偏压下则几乎没有转变现象,很好地解决了串扰问题(图2.2(d))。
图2.2【20】
根据目前的报道来看,基于氧化物材料的1D1R结构存在一定的问题,主要有器件不够、循环次数有限(少至几次,多到几百次而已),在实际应用中有很大的弊端,是一个必须要解决的问题。
综其原因主要是因为目前报道的有关1D1R的研究工作集中在具有单极性转变特性的RRAM器件上。
相反,双极性RRAM器件由于其实现Set和Reset操作所需要的电压极性相反,在重复操作过程中,Set和Reset不会发生重叠,因而具有更加稳定的阻变特性和更好的可重复性操作[27,28]。
目前,有关双极性RRAM器件和二极管集成的研究较少,国内外对它的研究仍在初步探索的阶段。
2.2.2.2自整流效应的RRAM存储器件
最后,为解决RRAM无源交叉阵列中串扰现象的有效方法是开发具有整流效应的RRAM器件,而这个具有自整流效应的RRAM器件是指RRAM器件在低阻的时候具有明显的整流特性,它的优势之一就是它不用外接一个二极管就可以解决串扰现象。
目前已具有这种具有整流效应的器件有TiW/Ge2Sb2Te5/W[7]、Au/ZrO2:
Au-nanocystal/n+-Si[29]、Si/a-Sicore/Agnanowires[30]、Ag/a-Si/p-Si[31]、n+-Si/HfOx/Ni等,以其中的n+-Si/HfOx/Ni为例说明,
图2.3【32,33,34】
图2.3中(a)表示的结构是1D1R结构的RRAM器件,(b)表示的结构是具有自整流特性(1R)的RRAM器件,对比后明显可以知道自整流特性的RRAM器件结构简单,相比于1D1R结构不用外接二极管带来了很大的方便。
n+-Si/HfOx/Ni结构存储器在不同温度下进行测量制作出如图九所示的I-V特性曲线
图2.4
图2.5
从图2.4明显可得n+-Si/HfOx/Ni结构自整流RRAM存储器除了具有能够实现普通的电阻转变的存储特性,存储器件同时在低阻时具有明显的整流特性如图中在0.5V的读电压下,器件流过的正向电流是反方向电流的700倍以上,如此大的整流比可以有效的抑制无源交叉阵列结构中的串扰问题。
图2.5表示n+-Si/HfOx/Ni结构自整流RRAM存储器处在低阻态时重复进行测试的结果,在测试时,首先把器件设置到低阻态,然后分别在LRS及HRS下使得读取电压为0.5V,最后反复的进行连续的直流扫描循环,在图中可看出来,经过几千次几万次,低阻态时候的正反向电流比几乎都可以保持不变,解决了1D1R结构中存在的器件不够问题以及循环次数有限的问题,使得这种具有整流效应的RRAM存储器在无源交叉阵列结构应用中显现出极大的优势。
日前,中国科学院微电子研究所刘明所在的研究小组是我国最早进行开发具有自整流效应的RRAM器件的研究小组,2013年刘明研究小组的吕杭炳等人[35,36]采用中芯国际标准Cu互连工艺中的电渡铜片作为基体,制备了一种Pt/WO3/a-Si/Cu结构的自整流RRAM存储器件。
他们除了进行研究这种结构的自整流效应以及其重要的研究标准如:
整流比以及制备温度等因素,他们还进一步研究了该自整流效应器件中高低阻态和器件面积之间的关系,如图2.5所示,其结果表明,该器件的初始态电阻(Rini)和面积基本上会呈出线性关系,而后续的高低阻态则几乎和器件面积无关,也就是说该器件的整流特性与器件面积无关,这暗示着Pt/WO3/a-Si/Cu结构的自整流RRAM存储器件具有很好的可微缩性,在实际的应用中可以显著提高交叉阵列的集成密度,占有极大的优势。
在以后的研究中可以就这方面进行系统的研究,提高RRAM存储器的竞争力。
图2.5Pt/WO3/a-Si/Cu器件初始态、高阻态、低阻态阻值与器件面积关系图[35]
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 可用 存储 交叉 阵列 选择器 研究进展