智能仪器实验内容Word文档格式.docx
- 文档编号:16340498
- 上传时间:2022-11-23
- 格式:DOCX
- 页数:15
- 大小:567.56KB
智能仪器实验内容Word文档格式.docx
《智能仪器实验内容Word文档格式.docx》由会员分享,可在线阅读,更多相关《智能仪器实验内容Word文档格式.docx(15页珍藏版)》请在冰豆网上搜索。
LED灯。
(3)主芯片:
AlteraEPF10K10LC84-4。
3、实验内容(2个)
内容1、2输入异或门功能仿真及功能验证。
要求:
分别用原理图输入法和VHDL语言描述法完成。
内容2、组合逻辑2-4译码器的设计。
4、实验原理图及VHDL程序
2输入异或门的VHDL程序(行为描述法)
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.All;
ENTITYx_orIS
PORT(in1:
instd_logic;
in2:
out1:
outstd_logic);
ENDx_or;
ARCHITECTUREbehaviorOFx_orIS
BEGIN
out1<
=in1xorin2;
ENDbehavior;
2-4译码器的VHDL程序:
ENTITYHCT139IS
PORT(A2,B2,G2BAR,A1,B1,G1BAR:
INstd_logic;
Y20,Y21,Y22,Y23,Y10,Y11,Y12,Y13:
OUTstd_logic);
ENDHCT139;
ARCHITECTUREVER1OFHCT139IS
Y10<
='
0'
when(B1='
)and((A1='
)and(G1BAR='
))else'
1'
;
Y11<
Y12<
Y13<
Y20<
when(B2='
)and((A2='
)and(G2BAR='
Y21<
.
Y22<
Y23<
ENDVER1;
4、实验连线
用拔码开关或按键开关连接异或门(2-4译码器)的输入管脚,异或门(2-4译码器)的输出管脚连接LED灯,用灯的亮灭表示结果。
5、实验仿真结果
内容1:
内容2:
实验二、DAC实验
(1)了解D/A转换的工作原理,熟悉AD558的使用方法。
(2)掌握用DAC和可编程逻辑器件设计函数信号发生器的方法。
(3)掌握用VHDL语言设计数字逻辑电路的方法。
(1)主芯片:
EPF10K10LC84-4。
(2)模拟功能块AD558。
(3)4位八段扫描显示数码管。
(4)示波器。
(5)拨码开关或按键开关。
3、实验内容
利用可编程逻辑器件EPF10K10LC84-4和D/A转换器AD558设计函数发生器,产生四种波形(递增斜波、递减斜波、三角波、递增阶梯波)。
EPF10K10LC84-4输出八位二进制计数值DAout[7..0],将之接入AD558的D[7..0],用示波器来观察DAC的波形输出。
4、实验原理
AD558是8位DA转换器,自带基准电源。
管脚图如图所示。
AD558可将输入的数字量(8位)转化成0~2.56V的模拟电压量;
用CPLD器件产生了四种循环变化的数据量:
(1)0~255(8bit)循环加法计数;
(2)255~0(8bit)循环减法计数;
(3)2550→0→255(8bit)循环加减法计数;
(4)0,20H,40H,60H,80H,A0H,C0H,E0H八进制计数器。
将计数器的八位输出接到DAC的八位输入,可以产生四种波形(频率相同):
(1).递增斜波;
(2).递减斜波;
(3).三角波;
(4).递增阶梯波;
5、实验原理图及VHDL程序
本实验完全用硬件描述语言实现。
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
entitydais
port(clk,reset:
instd_logic;
model:
instd_logic_vector(1downto0);
daout:
outstd_logic_vector(7downto0));
endda;
architectureaofdais
signalcount:
std_logic_vector(7downto0);
signaltmp1:
std_logic;
begin
daout<
=count;
process(reset,clk)--,model)
ifreset='
then
count<
=(others=>
'
);
elsifrising_edge(clk)then
ifmodel=0then
count<
=count+1;
elsifmodel=1then
=count-1;
elsifmodel=2then
iftmp1='
count<
ifcount=254then
tmp1<
='
else
endif;
else
ifcount=1then
endif;
elsifmodel=3then
=count+"
0100000"
endif;
endif;
endprocess;
enda;
6、实验连线
EPF10K10LC84-4:
clk接时钟源;
model1、model0接拨码开关;
reset接按键开关;
DAout[7:
0]接DAC的D[7:
0]输入;
DAC:
CE/、CS/接逻辑“0”电平;
7、实验仿真结果
实验三、DAS实验1
(1)掌握数字逻辑电路的设计方法;
(2)了解可编程逻辑器件设计的全过程。
(3)掌握用VHDL语言设计数字逻辑电路的方法。
2、实验内容
12位地址计数器的设计(用两种方法实现)
3、实验原理图及VHDL程序
方法1:
原理图输入法(用HC163级联实现)。
方法2:
用VHDL语言编程实现。
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYcounter12IS
PORT
(clk:
clr:
Q:
outstd_logic_vector(11downto0));
ENDcounter12;
architectureBehavioralofcounter12is
signalcount:
STD_LOGIC_vector(11downto0);
process(clk,clr)
begin
ifclr='
="
000000000000"
elsifclk'
eventandclk='
then
=count+'
endprocess;
Q<
endBehavioral;
4、实验仿真结果
实验四、DAS实验2
(3)掌握用VHDL语言设计数字逻辑电路的方法
已知数据采集系统中A/D转换器的转换时序图如下图所示,图中conv\是ADC的转换信号,下降沿开始转换,BUSY是ADC的输出信号,是转换过程状态标志位,高电平表示正在转换,下降沿表示转换结束。
T2=10ns
t9=120ns,tconvert=880ns。
试用数字逻辑电路实现数据采集系统采样频率可编程。
(系统采样频率为500kHz、200kHz、100kHz,采样频率由计算机编程确定)
3、实验原理图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 智能 仪器 实验 内容